FAN5059M六十进制的秒计数器和分计数器

fan5059m实现上述功能的verilog hdl程序如下所示。整个程序分为两个层次4个模块,其层次结构如图7.5.3所示。底层由3个模块组成,六进制计数器模块(counte⒗v)、十进制计数器模块(counter1o.v)和二十四进制计数器模块(counter24.v),顶层有1个模块(top~clock.v),它调用底层的3个模块完成数字钟的计时功能。其中,底层的六进制计数器模块和十遇刺计数器模块分别被调用两次,构成六十进制的秒计数器和分计数器。

                              

分计数器秒计数器,数字钟程序的层次结构图,设计实现的过程与例7.5.1中相似,此处从略。

mlodule top~clock (hour, minute, second, cp, ncr, en, adj~min,adi~hour);

input cp,ncr,en,adj~min,adj~hour;//定义输入变量

output[7:0]hour,minute,second; //定义输出变量

wire[7:0]hour,minute,second; //说明变量的类型

supplyi vdd;

wire minl~en,minh~en,hour~en; //定义中间变量

iiour:∶miinute:second counter ==================

//六十进制秒计数器:调用十进制和六进制底层模块构成

counter10 u1(second[3:0],ncrien,cp);   //秒计数器个位

counter6 u2(second[7:4],ncr,(second[3:0]==4t h9),cp);//秒计

//数器十位

//产生分钟计数器使能信号。adj~min=1,校正分钟;

//adj~min=0,分钟正常计时

assign minl~en=adj~min?ⅴdd:(second==8’h59);       ˉ

assign minh~en=(adi~min&&(minute[3:0]==4.h9))

||(minute[3:0]==4’h9)&&(second==81h59);

//六十进制分钟计数器:调用十进制和六进制底层模块构成

数字钟顶层模块,存储器、复杂可编程器件和切场可编程闸阵列

存储器、复杂可编程器件和明场可编程门阵列,半导体存储器是现代数字系统特别是计算机中的重要组成部分,它可分为rom和ram两大类,属于mos工艺制成的大规模集成电路。

drom是一种非易失性的存储器,它存储的是固定数据,一般只能被读出。

根据数据写入方式的不同,rom又可以分成固定rom和可编程rom。可编程rom又可以细分为prom、eprom、e2prom和闪烁存储器等。特别是e2prom和闪烁存储器可以进行电擦写,已兼有了ram的特性。

ram是一种时序逻辑电路,具有记忆功能。它存储的数据随电源断电而消失,因此是一种易失性的读写存储器。它包含sram和dram两种类型,前者用触发器记忆数据,后者靠mos管栅极电容存储数据。因此,在不停电的情况下关闭.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/

计数器模块进制十进制层次结构

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。