HCPL-4504/J454/0454、HCNW4504 高速CMR，高速光耦

说明

HCPL-4504和HCPL-0454包含一个砷化镓发光二极管而HCPL-J454和HCNW4504包含AlGaAs带路。LED光耦合到集成高获得光电探测器。HCPL-4504系列具有短传播延迟和高中心。HCPL-4504系列也有传播延迟差（tPLH-tPHL）。这些特点使HCPL-4504系列成为IPM的优良解决方案逆变器死区时间等开关问题。这个CTR、传播延迟和CMR都指定为提供TTL和IPM条件，以便于申请。这些单通道二极管晶体管光耦合器有8针DIP、SO-8和宽体包配置。绝缘层LED和集成光电探测器提供输入和输出之间的绝缘。光电二极管偏压和输出晶体管集电极的单独连接将速度提高到一种传统的光电晶体管耦合器基极集电极电容。

特征

TTL和IPM应用的短传播延迟对于TTL/负载驱动，在VCM=1500 V时，最小共模瞬态抗扰度为15千伏/微秒TA=25°C时的高CTR

>HCPL-4504/0454为25%

>HCNW4504为23%

>HCPL-J454为19%

通用IPM应用的电气规范

TTL兼容

集电极开路输出

安全批准：UL认可–3750 V rms/1分钟，适用于HCPL-4504/0454/J454–对于HCPL-4504选项020和HCNW4504型CSA批准批准的IEC/EN/DIN EN 60747-5-2

–对于HCPL-0454选项060，VIORM=560 V峰值

–对于HCPL-4504选项060，VIORM=630 V峰值

–对于HCPL-J454，VIORM=891 V峰值

–对于HCNW4504，VIORM=1414 V峰值

应用

逆变电路和智能功率模块（IPM）

接口：高共模瞬态抗扰度

（对于IPM负载/驱动器，>10千伏/微秒）和（tPLH-tPHL）规定（见电源逆变器死区部分）

线路接收器：短传播延迟和低输入输出电容

高速逻辑接地隔离：TTL/TTL，TTL/CMOS，TTL/LSTTL

取代脉冲变压器：节省电路板空间和重量

模拟信号接地隔离：集成光电探测器提高了光电晶体管的线性度

若要排序，请从“零件号”列中选择零件号，并与该选项中所需的选项组合列以形成订单条目。

例1：HCPL-4504-560E订购300 mil浸沟翼面贴装包装带和卷盘包装产品符合IEC/EN/DIN EN 60747-5-2安全认证和RoHS标准。

例2：HCPL-4504订购300 mil管内浸渍包装和不符合RoHS的产品。提供选项数据表。请联系您的Avago销售代表或授权经销商以获取信息。备注：符号“xxx”用于现有产品，而（新）产品自2001年7月15日起推出。符合RoHS的将使用'-XXXE。

注：从25°C到最高温度的时间=8分钟。Tsmax=200°C，Tsmin=150°C注：应使用非卤化物。*机身400 mils包装的建议峰值温度为245°C

所有Avago数据表都报告了漏电和间隙光耦组件本身固有的。在确定电路绝缘时，这些尺寸是设备设计师需要的起点要求。然而，一旦安装在印刷电路板上，最小爬电和间隙要求必须是符合个别设备标准的规定。为了爬电，沿地表最短距离的路径印刷电路板上必须考虑输入和输出引线。在那里是推荐的技术，如凹槽和肋可用于印刷电路板以实现所需的爬电和电气间隙。爬电距离和间隙距离也会根据因素变化如污染程度、绝缘等级等。

注：这些光电耦合器仅适用于安全极限数据范围内的“安全电气隔离”。确保安全数据的维护通过保护电路。

注：绝缘特性符合IEC/EN/DIN EN 60747-5-2。

注：根据CECC 00802，表面安装分类为A级。

包装特性

超过推荐温度（TA=0°C至25°C），除非另有规定。

TA=25°C时的所有典型值。输入输出瞬时耐受电压是介电电压额定值，不应解释为输入输出连续额定电压。有关连续电压额定值，请参考IEC/EN/DIN EN 60747-5-2绝缘相关特性表（如适用）设备级安全规范或Avago应用说明1074，标题为“光耦输入输出持续电压”

笔记：

1.以0.8毫安/摄氏度（8针浸入）的速率线性降低70°C以上的自由空气温度。以0.5毫安/摄氏度（SO-8）的速率线性降低85°C以上的自由空气温度。

2.以1.6毫安/摄氏度（8针浸入）的速率线性降低70°C以上的自由空气温度。以1.0毫安/摄氏度（SO-8）的速率线性降低85°C以上的自由空气温度。

3.以0.9 mW/℃（8针浸入）的速率线性降低70℃以上的自由空气温度。以1.1 mW/℃（SO-8）的速率线性降低85℃以上的自由空气温度。

4.以2.0 mW/℃（8针浸入）的速率线性降低70℃以上的自由空气温度。以2.3 mW/℃（SO-8）的速率线性降低85℃以上的自由空气温度。

5.以百分比表示的电流传输比定义为输出集电极电流IO与正向LED输入电流IF的比率乘以100。

6.被认为是双端装置的装置：引脚1、2、3和4短接在一起，引脚5、6、7和8短接在一起。

7.在TTL负载和驱动条件下：逻辑高电平中的共模瞬态抗扰度是最大可容忍（正）DVCM/dt。共模脉冲VCM的前沿，以确保输出将保持在逻辑高电平状态（即VO>2.0v）。共模逻辑低电平的瞬态免疫是共模脉冲信号后缘的最大可容忍（负）DVCM/dt，VCM，以确保输出将保持在逻辑低状态（即VO<0.8 V）。

8.在IPM（智能功率模块）负载和LED驱动条件下：逻辑高电平的共模瞬态抗扰度是最大值。共模脉冲（VCM）前沿的容许dVCM/dt，以确保输出将保持在逻辑高状态（即VO>3.0五） 是的。逻辑低电平的共模瞬态抗扰度是共模脉冲后缘的最大可容忍DVCM/dt。信号，VCM，以确保输出将保持在逻辑低状态（即VO<1.0V）。

9.1.9kΩ负载表示1个1.6ma的TTL单位负载和5.6kΩ上拉电阻器。

10.RL=20 kΩ，CL=100 pF负载表示IPM（智能电源模块）负载。

11.更多信息见选项020数据表。

12.建议使用连接在引脚5和引脚8之间的0.1μF旁路电容器。

13.根据UL 1577，每个光耦通过施加绝缘测试电压≥4500 V rms 1秒（泄漏检测）进行验证测试电流限制，Ii-o≤5μA）。

14.根据UL 1577，每个光耦通过施加绝缘测试电压≥4500 V rms 1秒（泄漏检测）进行验证测试电流限制，Ii-o≤5μA）。

15.根据UL 1577，每个光耦通过施加绝缘测试电压≥6000 V rms 1秒（泄漏检测）进行验证测试电流限制，Ii-o≤5μA）。

16.该试验在VDE 0884绝缘相关特性表（如适用）所示的100%生产试验之前进行。

17.在相同试验条件下，任何两个装置（相同零件号）之间的tPLH和tPHL之间的差异。（见电源逆变器死区时间和传播延迟规范章节。）

功率逆变器死区时间和传播延迟规范HCPL-4504/0454/J454和HCNW4504包括旨在帮助设计人员最小化“死”的规范“时间”在他们的电源逆变器设计中。新的“传播延迟差”规范（tPLH-tPHL）对于不仅要确定需要多少光耦开关延迟来防止“穿透”电流，但同时也是为了确定最佳可实现的最坏情况给定设计的死区时间。当逆变器功率晶体管切换时（Q1和Q2 in图），重要的是，他们从不在同时。如果有在开关转换过程中，它们的传导重叠，可能会损坏晶体管，甚至周围的电路。这种“穿透”电流是通过延迟一个晶体管的导通而消除（Q2）足够长以确保反向晶体管（Q1）已经完全关闭。这个延迟带来了在开关转换期间两个晶体管都关闭的逆变器输出的“死区时间”量。最小化这个死区时间是一个重要的设计变频器设计师的目标。所需的开启延迟量取决于光耦的传输延迟特性以及晶体管基极/栅极驱动的特性电路。仅考虑光耦（基座/栅极驱动的特性电路可以用同样的方法分析），这很重要了解最小和最大导通时间（TPHL）关断（tPLH）传输延迟规格，最好在期望的工作温度范围内。这个这些规范的重要性如图所示标记为“LED1”、“LED2”、“OUT1”的波形，以及“OUT2”是分别驱动Q1和Q2的光耦电路的输入和输出电压。大多数逆变器的设计使功率晶体管转动当光耦LED亮起时亮起；这确保两个功率晶体管在通电时都将关闭控制电路中的损耗。也可以设计逆变器使功率晶体管在光耦发光二极管打开时关闭；然而，这种设计需要额外的故障保护电路来关闭电源晶体管，如果检测到过电流情况。这个图所示的定时假定当光耦LED亮起时，晶体管亮起。

规范测试速率负载延迟温度

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。