国内Chiplet主要规划采用什么制程？28nm堆叠能达到14nm性能吗？

走进奇异摩尔 调研Chiplet技术

奇异摩尔董事长说：

未来，是一个算力为赢的时代。半导体先进制程面临物理极限，摩尔定律产生的经济效益边际逐渐失效，客户更多从系统层面，而非单纯从芯片角度提出产品需求。以Chiplet为核心技术的异构堆叠，通过把大芯片分成面积更小的单元模块，选择最适合的半导体制程工艺，从而实现媲美乃至超越传统SOC的性能和各项表现。例如当下席卷全球的AIGC对话模型需要大量的训练数据模型和算法，耗费大量的算力。

润欣科技在AIOT所需的无线连接及处理芯片、MEMS传感器芯片的应用设计、供应商资源和客户资源上有着多年的积累，与奇异摩尔的2.5D及3DIC Chiplet 异构集成通用芯粒产品和专用设计平台形成优势互补。本次双方合作的目的，是将基于各自的客户和技术优势，持续打造端到端定制化的Chiplet芯片设计服务平台，提供包含ASIC定制、算法设计、行业组合方案、Chiplet封测和芯片交付，并为客户提供多样化的IP、功能芯粒选择和异构设计服务。

未来，奇异摩尔与润欣科技的合作将进一步完善从芯片架构设计、芯粒组合到定制芯片量产交付的Chiplet产业生态，加速在智慧城市、汽车电子、生物穿戴等多个领域的产业落地。

答投资者问：

国内Chiplet主要规划采用什么制程？28nm堆叠能达到14nm性能吗？

目前阶段开始有同构集成。国际上已经有异构集成CPU+GPU+NPU的Chiplet，其他功能芯片则采用次先进工艺制程的芯粒，感存算一体属于3DIC的Chiplet这样的方案可以灵活堆出算力高达200tops，奇异摩尔提供base die，润欣提供芯粒，再加上润欣的软件sdk。以目前产业界的设计方案为例，如高速运动相机需要近100tops算力，又要小型化；自动驾驶根据场景不同从150t到2000t算力。

同构或异构堆叠在硬件效率上可以做到内核数及效率成倍提升。

同构

异构

异构芯片堆叠之后的散热问题怎样？

发热主要是因为大规模数据搬运和运算。以前数据进来，要做大量的数据搬运，并且用相同的算力单元去处理它，效率特别低，就开始发热了。Chiplet能更好的支持数据调度的算法，就是用最合适的单元去处理数据，处理数据的部分才发热，不产生多余的热量。以前大规模SOC是同构的，很难做到分类处理。Chiplet是基于异构方案加上数据调度的算法，这样发热少且提高了运算的效率。

异构堆叠包含了数据转换、传输、计算和内存使用，Chiplet能够更好地支持数据在传感、存储和计算芯片之间的调度和使用，最合适的单元去处理数据。异构堆叠加上数据调度的算法，能够提高运算的效率。

什么样的行业和产品应用会需要用到Chiplet设计？

应用很广泛，AI，智慧城市、自动驾驶、智慧家居中的服务机器人。在市场和技术发展的早期，Chiplet的好处是在通用方案上关于客户的需求做堆叠。

比如新能源车的自动驾驶，需要OTA的更新，就是一个通用的平台。算力可以不断堆叠，根据客户需求更新迭代软件。

Chiplet在高算力芯片的应用？

服务器芯片已经广泛使用了Chiplet，例如AMD 96核产品，就是12颗die，每颗8个核，都是6nm。而国内连7nm都没法做，只能做14nm。这样的高算力场景必须用Chiplet才能满足需求。

Chiplet两个方式，一个同构扩展，一个模块化。

同构：例如4个7nm，单颗算力30个tops，4个一堆120tops，是同构。最多4个，超过只有系统性能会急剧下降。

模块化：4个7nm，中间一个IO Die是14nm，外接4个DDR，类似这里有AMD的Zen架构。不同的模块不需要都用到先进制程，可以采用最合适的制程生产。芯片面积做小，高算力芯片做便宜。

不同的模块不需要都用到先进制程，可以采用最合适的制程生产。芯片面积做小，高算力芯片做便宜。

除了硬件算力，数据调度和内存使用是关键，核心是软件部分。目前是场景应用的软件比较难适配，方案比较重要。

对于RISCV的看法？

更有灵活性，更友好，更可以扩展，整个产业还需要发展，内存管理单元MMU，部分细节安全的部分还需要完善，还是有很长的路，主要是免费，AI就是让算力和东西更加的便宜。以往国外的架构及内核授权，EDA软件在芯片设计中占比较高的成本，加上流片费用成本较高。

直观来说14nm+14nm面积比7nm大很多？

最终决定的是算力，通过异构架构、3D近存和高效的软件调度，可以用更小的面积实现同样的性能。Chiplet架构下的14nm，不一定比原本采用SoC设计的7nm大很多。

奇异摩尔跟润欣合作做什么产品，应用在哪些领域？

应用在AIOT领域的MEMS传感器，存内运算，无线芯片堆叠，和项目合作方签有NDA，不方便详细介绍。

关于芯片堆叠的市场数据？

根据芯原股份和Yole的数据，到2035年大部分的芯片交付将采用Chiplet。今年开始有两位数的CAGR的增长。

奇异摩尔选择润欣的原因？

润欣对于奇异摩尔，最重要是平台芯粒库的供应商资源和客户，半导体发展的未来市场定位：服务器，新能源车及自动驾驶，AI智能穿戴，物联网。大量的高端应用面向客户需求定制，多SKU的配合，需要润欣这样的具备芯片定制和解决方案设计能力的合作伙伴。从内存、电源管理、ADC、微处理器、传感器等小芯粒的堆叠方案，奇异摩尔需要更多的IC资源和市场差异化，实现柔性交付。

跟润欣合作Chiplet时间点？

目前已经有基于PMUT超声波传感检测和离线语音方面的客户需求，初步预计年底前有低端产品量产。

方案形成除了奇异摩尔、润欣、客户以外，还需要哪些产业资源?

KDG KNOWN GOOD DIE已知良好芯片，润欣有很多这样的KGD，目前堆叠芯片是采用成熟的芯片，原来交付是模组或者wafer，奇异摩尔帮助润欣把die堆叠起来，然后润欣提供给有定制需求的客户。对于客户来说，KNOWN GOOD DIE，每个应用场景的量都不一样，以前来说是三个不同的IC，现在用Chiplet，三个场景的方案都能复制黏贴。例如采用AR、VR眼镜实现在线翻译，采用生物传感技术的CGM等。产业链还有一个关键资源是先进封测能力。

会有芯片公司专门提供Chiplet定制的芯粒吗？

不会有特制芯粒这个说法，是继续卖IP还是卖KGD，参与到这个领域的芯片公司会越来越多，以前是wifi就用wifi，蓝牙就用蓝牙。假设AI场景需要WIFI7+AI，肯定需要Chiplet，而不是买IP再做一颗。

底座具体是什么？是通用的么？

底座是active silicon interposer或者叫Base Die。以前有的是passive silicon interposer，没有功能模块，只做物理连接，速度快IO多。而active interposer是一种芯粒，把不适合先进制程的模块做在其中。底座是通用的，只需要和客户把架构和接口对齐就好，采用通用的通讯协议。

底座大小？

从150平方毫米到600平方毫米都可以做，AIOT是150平方毫米，数据中心是600平方毫米，采用次先进工艺和分布式设计，所以良率不会低。

奇异摩尔的价值量体现？

软件是润欣基于客户的需求的修改，数据调度跟客户需求要匹配，数据调度的频次等。奇异摩尔主要是提供堆叠的方案。奇异摩尔的优势是团队之前做过，做的比较早，有核心的IP，有先发的优势。细节比如高速相机，需要小型化，需要硅基。

个性，长尾的应用需要不同的Chiplet方案，这样成本怎么控制？

制造这边是上下兼容，投设备肯定是按照最大规模准备，做减法。特别是晶圆代工厂，台积电在准备1nm的东西，做一个最复杂，然后做通用。封装管脚会不同，原来是C4 bump，现在是die to wafer，或者wafer on wafer。

品类多，每个Chiplet量都不大，行业成本会不会很难降低？

不会的，自动化设备，可以按照批次或者贴的次数收费。对于机器设备，需要持续的产能利用。

性能芯片国内国际上