富士通拟设计2纳米芯片 委托台积电代工

据日经新闻报道，富士通CTO 昨日宣布，富士通将自行设计2纳米芯片，计划委托给台积电代工，目标是2026年将此产品应用在节能CPU中。

此前消息，台积电在今年6月份正式公布2nm工艺，并透露了一些技术细节，相比3nm工艺，在相同功耗下，2nm速度快10~15%；相同速度下，功耗降低25~30%。台积电CEO魏哲家表示，2nm工艺的进展很顺利，甚至超过预期，不过他们现在的计划依然是2025年量产，没打算提前。

英特尔在2022年第三季度财报披露了其制程工艺的最新进展，称Intel 20A和18A第一批内部测试芯片已流片，正在为一家主要的潜在代工客户在晶圆厂中进行内部测试芯片的生产，而Intel 20A工艺大致处于业界2nm的水平。

台积电富士通芯片代工

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。