台积电揭露3D IC封装技术成功,揭开半导体制程的新世代

台积电完成全球首颗 3D IC 封装，预计将于 2021 年量产。目前业界认为，此技术主要是为了应用在 5 纳米以下先进制程，并为客制化异质芯片铺路，当然也更加巩固苹果订单。

台积电近几年推出的CoWoS架构及整合扇出型封状等原本就是为了透过芯片堆栈摸索后摩尔定律时代的路线，而真正的 3D 封装技术的出现，更加强化了台积电垂直整合服务的竞争力。尤其未来异质芯片整合将会是趋势，将处理器、数据芯片、高频存储器、CMOS 影像感应器与微机电系统等整合在一起。

封装不同制程的芯片将会是很大的市场需求，半导体供应链的串联势在必行。所以令台积电也积极投入后端的半导体封装技术，预计日月光、矽品等封测大厂也会加速布建3D IC封装的技术和产能。不过这也并不是容易的技术，需搭配难度更高的工艺，如硅钻孔技术、晶圆薄化、导电材质填孔、晶圆连接及散热支持等，将进入新的技术资本竞赛。

台积电总裁魏哲家表示，尽管半导体处于淡季，但看好高性能运算领域的强劲需求，且台积电客户组合将趋向多元化。不过目前台积电的主要动能仍来自于 7 纳米制程，2020 年 6 纳米才开始试产，3D 封装等先进技术届时应该还只有少数客户会采用，业界猜测苹果手机处理器应该仍是首先引进最新制程的订单。更进一步的消息，要等到 5 月份台积大会时才会公布。

台积电封装揭露3D

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。