首页 / 行业

汽车激光雷达模拟前端面临高频输入、输出、时钟速度和数字界面的严峻挑战

2023-06-08 01:09:00

无论是设计测试测量设备还是汽车激光雷达模拟前端（AFE），使用现代高速数据转换器的硬件设计师面临高频输入、输出、时钟速度和数字界面的严峻挑战。这些问题可能包括与您的现场可编程门阵列的问题。（FPGA）相连、在构建系统之前，确保您的第一个设计通道将工作或确定系统的最佳建模。

快速系统开发

在开始新的硬件设计之前，工程师们经常在测试台上评估最重要的芯片BQ4285P-SB2。一旦获得了典型评估板所需的设备，组件评估通常在理想的电源和信号源下进行。TI在大多数情况下，它会提供车载电源和时钟，这样你就可以使用最少的测试台设备和更实用的电源和信号源来运行电路板。

性能验证后，可以使用更完整的评估板示意图和布局作为参考设计子系统的一部分。我们的数据采集和模式生成工具支持CMOS、LVDS和JESD204，附上操作它们所需的软件。使用评估板用户指南，您的高速数据转换器可以在不到10分钟的时间内启动和运行大多数评估板。

随着系统变得越来越复杂，您可能需要评估更广泛的用例。您可能需要一个评估板。如果您的评估需求变得复杂，您可以使用它Python、MATLAB、LabVIEW或C++软件通过设备评估板、采集卡解决方案和测试台设备直接与设备通信。我们支持面板的一些好例子包括一些支持面板的好例子LVDS/CMOS的TSW1400EVM并用于支持JESD204B串行器-解串器（SerDes）协议设备的TSW14J56EVM。

TI还支持单台PC完整的系统级模型，多评估模块原型。例如，通过KCU105或VCU118等XilinxFPGA开发套件连接到多个模拟-数字转换器（ADC）或者数字-模拟转换器（DAC），可以同时测试发送和接收通道。

如何解决你可能想解决的最大问题之一？FPGA获取数据。尽管如此LVDS和CMOS这是一个简单的接口，但它们支极其有限的速度支撑设备上的每个脚。随着更新的高速数据转换器的普遍支持，1GSPS这些接口要么失去市场，要么使设计复杂化。

制定微电子行业开放标准JEDEC创建了JESD通过1204以上的支持，204.5Gbps这个问题通过通道速率的差异来解决。尽管如此。JESD204最大限度地减少了脚的数量，但它通过编码和串行或反序列化和解码来增加界面的复杂性。

到目前为止，你必须主要依靠它JESD204知识产权（IP）块和FPGA供应商提供的支持。尽管如此。IP块可以工作得很好，但它们提供任何支持任何配置的设备。这意味着很难理解和分配你的具体用例。你需要花很多精力来设计自己IP，或从第三方IP在那里寻找供应商IP。但是，如果有问题，第三方IP需要帮助和支持实现。

TI自有的JESD204快速设计IP可针对您的FPGA平台、数据转换器和JESD204模式的预配置和优化。IP需要更少的FPGA每个特定用途也可以定制资源。另一个优点是实现它。JESD204链接只需要几个小时或几天，而不是几个星期或几个月。

设备模型

直接射频（RF）采样和超快SerDes与高速数据转换器的结合越来越普遍，RF建模信号完整性的能力已件是建模信号完整性的能力。传统上，大多数供应商只是S参数模型中的供应商ADC提供输入阻抗信息，但提供输入阻抗信息TI的ADC12DJ3200、ADC12DJ5200RF和ADC12QJ1600-Q1高频输入器件的目标高达8GHz采样频率，现有S参数模型，包含阻抗和频率响应信息。

使用这种新模型，可以模拟设备的预期行为，优化阻抗匹配。TI这种策略是提供这些模型来支持高输入和输出频率的设备，而阻抗匹配和所需的频率响应更具挑战性。

在数据转换器的数字接口侧，输入/输出缓冲区信息规范（IBIS）这是一个可用的通用模型CMOS和LVDS管脚提供物理信息和物理信息DC和AC类型行为。对于大多数使用高速的行为。JESD204SerDes这些模型已经改进为新的数据转换器IBIS-算法建模界面（AMI），包括有用的信息，有助于应用平衡，预加重或后加重。IBIS-AMI为您第一次正确使用电路板提供所需的建模功能，同时实现良好的误码率、数据链路的信号完整性和稳定性。

结论

不管你是用高速数据转换器设计了一段时间，还是不熟悉高速设计，都不要担心，因为TI正在设计一个易于使用的高速数据转换器。创造一个完整的发展环境，简化所有工作。

使用方便FPGA集成的现成IP、精确的RF稳定的系统模型和一组灵活的系统模型、可扩展和自动评估模块，您可以缩短几个月的固件开发时间、减少昂贵的设计周期，加快从概念到原型的高速设计。

输入输出模拟高频时钟激光雷达