Cadence与SK海力士LPDDR5X和LPDDR5T可实现互操作性

完整的高性能存储控制器和 PHY 解决方案经过验证，可支持未来的新一代存储器。

中国上海，2023 年 4 月 21 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，其经过硅验证的 Cadence LPDDR5X 存储器接口 IP 与 SK 海力士的 LPDDR5T（Turbo）移动 DRAM 可以在超过 LPDDR5X 标准的速度下实现交互。这是一次具有里程碑意义的事件，在此之前，Cadence 推出了首个 LPDDR5X 存储器接口 IP 设计，可在 8533Mbps 的速度下运行，而 SK 海力士也推出了首个 LPDDR5T 移动 DRAM 技术，可在 9600Mbps 的速度下运行。

Cadence LPDDR5X IP 现已支持客户使用，该 IP 采用全新高性能、可扩展的自适应架构，并依托于 Cadence 久经验证且大获成功的 LPDDR5 和 GDDR6 产品线。此款完整的高性能存储控制器和 PHY 解决方案经过验证，可支持未来的新一代存储器。得益于 Cadence 领先的设计技术和灵活性，客户可以向系统引入新的存储器设计，在实现互操作性的同时拥有出色的系统裕度。

“SK 海力士的 LPDDR5 Turbo 移动 DRAM 开创了新的可能，不仅可用于智能手机，还可面向人工智能、机器学习和增强现实/虚拟现实应用，”SK 海力士 DRAM 产品规划副总裁 Sungsoo Ryu 说道，“证明该产品能与 Cadence 的存储器接口 IP 实现交互，意味着我们迈出了关键的一步，可以为锁定 9600Mbps 运行速度的客户提供支持。”

“Cadence LPDDR5X 设计 IP 实现了最高性能的信号增强设计技术，”Cadence 公司副总裁兼 IP 事业部总经理 Sanjive Agarwala 表示，“结果证明，在与 SK 海力士的 9600Mbps 移动 DRAM 进行交互时，我们可以在获得最大张开程度数据眼图的同时预留足量的系统裕度。”

LPDDR5X IP 支持 Cadence 的智能系统设计（Intelligent System Design）战略，旨在以高性能、经过设计优化、同类最佳的技术实现 SoC 卓越设计。

互操作性验证支持可扩展的

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。