小芯片封装技术的挑战与机遇

2022年8月9-11日,作为引领全球电子封装技术的重要会议之一,第二十三届电子封装技术国际会议(ICEPT 2022)在大连召开。长电科技董事、首席执行长郑力出席会议并发表题为《小芯片封装技术的挑战与机遇》的主题演讲。

近年来随着物联网、大数据、5G通讯、AI与智能制造等技术的不断突破创新,业内对于外型更轻薄、数据传输速率更快、功率损耗更小,以及成本更低的芯片需求大幅提高,小芯片(Chiplet)技术受到行业越来越多的关注。郑力在《小芯片封装技术的挑战与机遇》演讲中表示,先进封装的出现让业界看到了通过封装技术推动芯片高密度集成、性能提升、体积微型化和成本下降的巨大潜力,成为推动集成电路产业发展的关键力量之一。

Chiplet通过把不同裸芯片(Die)的能力模块化,利用新的设计、互联、封装等技术集成形成一个系统芯片。高性能计算、人工智能、汽车电子、医疗、通信等市场上“火热”的应用场景中都有Chiplet高密度集成推动的解决方案。

郑力认为,基于时代对算力需求的提升,Chiplet成为集成电路微系统集成进程中的一条普通而必然的路径。目前,Chiplet在设计与测试、产业链协作、标准化等方面面临挑战。

Chiplet是一个系统工程,涉及到芯片设计、晶圆制造、封装、测试等多个环节,从封测的角度讲,核心在于如何真正在封装中优化布局以获得更佳性能。同时,芯片堆叠技术的发展也必然要求芯片互联技术的进化和新的多样化的互联标准。今年3月,旨在推动Chiplet接口规范标准化的UCIe(Universal Chiplet Interconnect Express)产业联盟成立。长电科技作为中国大陆芯片成品制造领域的领军企业已加入UCIe产业联盟。

Chiplet先进封装需要高密度互连,封装本身不再只是封装单个芯片,必须综合考虑布局、芯片和封装的互联等问题,这使得高密度、异构集成技术成为行业的热点。半导体行业正在支持各种类型的Chiplet封装,例如2.5D、3D、SiP等技术。

应市场发展之需,长电科技于2021年推出了XDFOI™多维先进封装技术,该技术就是一种面向Chiplet的极高密度、多扇出型封装高密度异构集成解决方案,其利用协同设计理念实现了芯片成品集成与测试一体化,涵盖2D、2.5D、3D集成技术,能够为客户提供从常规密度到极高密度,从极小尺寸到极大尺寸的一站式服务。

不久前,“长电微电子晶圆级微系统集成高端制造项目”正式开工。该项目是长电科技进一步整合全球高端技术资源,瞄准芯片成品制造尖端领域,提升客户服务能力的重大战略举措。XDFOI™多维先进封装技术也将成为这一高端制造项目的产能重点之一。

郑力表示:“先进封装,或者说芯片成品制造,可能成为后摩尔时代的重要颠覆性技术之一,特别是后道制造在产业链中的地位愈发重要,有望成为集成电路产业的新的制高点。芯片成品制造将深刻地改变集成电路产业链形态,并驱动包括芯片设计、晶圆制造、装备、材料等产业链上下游共同发生革命性变化,全产业链更紧密的协同发展的趋势愈发明显。”

审核编辑 黄昊宇

封装芯片突破数据传输

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。