华大九天Empyrean Polas® 工具帮助韦尔产品更快推向市场

国内 EDA 领军企业北京华大九天科技股份有限公司近日宣布，全球排名前列的中国半导体设计公司，业界知名的电源管理芯片和分立器件提供商豪威集团-上海韦尔半导体股份有限公司 （以下简称“韦尔股份”）已采用华大九天的 Empyrean Polas® 工具作为其可靠性分析解决方案，更大限度保障分立器件和电源芯片的设计可靠性及设计合理性。

Empyrean Polas® 是一款适用于 IC 版图设计和分立器件版图设计的可靠性和设计合理性分析工具，能够结合 PCB 和封装设计，形成完整系统分析解决方案。

在电源管理芯片设计中，工程师可运用 Polas 进行 Power MOS 导通电阻 Rdson （包括 Inter-connection、PCB 及 Package） 分析、导通路径的 EM/IR-drop 分析、MOSFET 开启信号延迟以及信号完整性分析等，对芯片核心组件进行全方位性能可靠性检查。此外，将 Empyrean Polas® 用于芯片 PDN 网络、关键路径网络电阻以及 EM/IR-drop 分析，可进一步指导优化设计。

“随着设计复杂度提升，Power 设计场景也趋于复杂。除了单管，不同类型的多管串联也成为设计的一部分，华大九天的 Polas 工具对于多管串联等复杂设计的 Rdson 和 EM 分析中有很好的指导作用，从 Rdson 的分 net 分层次的结果展示以及 EM 分析展示的 PAD 电流和分 net 分层次的 EM/IR-drop 展示，能很好地帮助我们发掘连线问题、PAD 分布问题和可靠性问题，并能在保证可靠性前提下减少冗余，指导优化版图，减小芯片面积。”

韦尔股份旗下企业，豪威模拟集成电路（北京）有限公司研发总监林建辉对 Polas 在电源管理芯片设计中的表现予以肯定。

在分立器件设计中，Empyrean Polas® 可计算各种工艺场景下分立器件的导通电阻 Rdson，分析 conductor layer、PCB 和 Package 设计的可靠性分析和合理性，指导器件和版图设计、测试和封装方案等。

韦尔股份 MOS 器件设计经理董建新在回顾双方的探索合作时讲到，“在传统分立器件设计流程中，不同工艺参数下的导通电阻、芯片的可靠性、测量针卡的制作都是通过不断流片、制作多版针卡并测试的方式完成，研发周期长、成本高，并且由于 wafer 的差异性和测试的差异性，往往得不到想要的结论。通过与华大九天合作，我们第一次创新性地在分立器设计中引入可靠性和设计合理性工具，在设计阶段从 layout 出发，模拟出整个芯片各个工艺参数下的导通电阻、完善可靠性方案以及不同测试针卡下预期测试结果。按此方案，已完成数十颗产品的参数适配，与测试数据的误差多数在 3% 以内，整体在 5% 以内。目前此方案已导入到设计的主流程，减少研发阶段流片次数和针卡制作次数，缩短研发周期、降低研发成本。”

韦尔股份董事、高级副总裁纪刚表示，“韦尔作为一家领先的国际半导体公司，通过环保、易用的产品，提高生活质量。以专有的创新开放的理念，专注自主研发，在手机、电脑、电视、通讯、安防、车载、穿戴、医疗等领域产生巨大影响力。秉承简洁简约实用风格，Empyrean Polas® 很好地契合韦尔的需求，解决了我们的设计痛点，在节省研发及生产成本的同时，帮助韦尔产品更快更安全地推向市场。韦尔和华大九天实现了众望所归的双赢合作。”

华大九天副总经理陆涛涛表示，“Empyrean Polas® 是华大九天模拟电路设计产品线中独树一帜的解决方案，能够得到韦尔的肯定，我们感到非常荣幸。我们的磨合过程集合了双方团队中优秀的模拟设计工程师和软件开发工程师，结合韦尔的设计痛点和华大九天的技术特点，我们创造性地为韦尔定制了一套专属方案，加速韦尔产品迭代和降低韦尔产品成本，也挖掘了 Polas 的更多可能。华大九天期待可以在更多的领域助力韦尔取得成功。”

审核编辑：彭静

华大工具模拟电路股份

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。