国产EDA又一创新，数字验证调试系统，直击SoC芯片设计痛点

国产EDA厂商芯华章主要发力数字芯片验证领域，七大产品系列包括：硬件仿真系统、FPGA原型验证系统、智能场景验证、形式验证、逻辑仿真、系统调试以及验证云。在最近，芯华章发布数字验证调试系统，这也是为了应对当前SoC芯片设计的痛点，而做出了创新。

数字芯片验证调试有哪些痛点？

在发布会现场，来自行业的专家学者、行业伙伴等也受邀出席，包括合肥市微电子研究院院长陈军宁、电子科技大学电子科学与工程学院副教授黄乐天、中兴微电子有线系统部部长贺志强、平头哥上海半导体技术IP验证及软硬协同验证负责人张天放、燧原科技资深架构师鲍敏祺等，他们数字验证存在的问题痛点，以及验证EDA技术趋势等进行了分享交流。

谈及前端验证面临的挑战时，燧原科技鲍敏祺表示：“一方面芯片验证场景日益复杂，从单纯的功能验证到今天面对整个系统级、场景级的验证；另一方面，面对激烈的市场竞争，芯片集成规模不断扩大，研发周期却不断缩短，验证的重要性日益突出。”

中兴微贺志强也谈及，在质量和效率的双重要求下，很多主观和客观的数据之间如何佐证，不同的流程、方法、工具之间如何关联，这是验证的痛点问题，也希望像芯华章一样能够聚焦在验证方面与客户一同，不仅提供更高性能的工具，也将痛点的解决方案固化到流程当中，集成到工具当中。

平头哥上海半导体技术IP验证及软硬协同验证负责人张天放，在谈到一般调试工具在应用中的挑战时提到，debug工具对于SoC系统的验证作用，比如通过看波形调试一些问题，x-propagation的手段去查X态的传播问题，再比如调试performance，做一些performance方面的分析，希望有一些图形化的呈现。但现有debug功能实际上并没有或者并不及时满足客户的这种业务需求。

“也就是说，在实际应用中，各个芯片的产品调试特征不同，对调试会产生非常多样化的细分需求。因此我们希望能够在国产EDA工具里面看到一些开放的接口，便于进行二次开发。比如说读取波形，读取仿真信息，对数据库进行一些调整等等，这样的话就可以帮助客户或者帮助用户快速的去构建自己的系统和平台，提高生产效率。”他说道。

调试debug的重要性与三大供需落差

根据EDA业界的分析，在整个设计验证流程中，验证占70%的工作量，其中调试debug占比40%。

芯华章科技研发副总裁林扬淳表示，在验证的流程中，包括prototyping 、emulation、simulation、Formal verification等等都需要调试。debug在其中穿针引线、综合资料，包括波形、覆盖率等等，然后加以分析，进而达到有效率的调试和诊断。就算是非调试的场景，客户也常常利用debug tool来检视和理解整个设计，包括designtopology等。因此，在整个设计验证的流程中，debug是不可欠缺、无法替代的。

如此重要的debug调试，在供需之间存在极大的落差，可以从三方面加以阐释。

林扬淳分析，一是缺乏创新。人工智慧、机器学习和云计算已是不可逆的趋势。而目前市面上的产品却甚少掌握。

其次是资料的碎片化、凌乱甚至矛盾。点、步骤之间常常需要translation，例如EDIF Netlist之间的转换。这不仅耗时，更容易出错。造成如此现象最根本的原因，就是缺乏整体性的规划，仅凭商业并购，将不同公司的工具拼凑在一起造成的。

再者，设计日新月异，规模和复杂度不断增加，因而对debug产品在performance方面的要求也在不断提高。

面对目前在验证调试方面的挑战，芯华章采取了上层的application和底层foundation，齐头并进、全新建构的策略，开发出统一的database、GUI、Parser甚至debug等等，让上层的application，比如emulation、simulation、Formal verification、prototyping等等，都能糅合在一起。对各类设计在不同的场景下，都可以提供定制化的验证解决方案，也就是我们的FusionVerify Platform。

芯华章基于创新架构的数字验证调试系统：昭晓Fusion Debug

诚然，在数字芯片验证调试方面，芯华章倾听到客户们的痛点需求，在充分定位需求、积极投入研发之后，芯华章正式发布基于创新架构的数字验证调试系统——昭晓Fusion Debug。

该系统基于芯华章自主开发的调试数据库和开放接口，可兼容产业现有解决方案，提供完善的生态支持，并具备易用性、高性能等特点，能够帮助工程师简化困难的调试任务，有效解决难度不断上升的设计和验证挑战。

芯华章科技软件研发总监黄世杰表示，相比于国际主流数字波形格式，芯华章的昭晓Fusion DebugTM 采用完全自研的高性能数字波形格式XEDB。该波形格式借助创新的数据格式和架构，具备高性能、高容量、高波形压缩比等特点，其提供的高效编码和压缩方案，在实际测试中可以带来比国际主流数字波形格式超8倍的压缩率。

与其它商业波形格式相比，XEDB的读写速度快至3倍，并支持分布式架构，可充分利用多台机器的物理资源来提升整体系统的性能，实测中表现出的波形写入速度可以比单机模式提高5倍以上，这对复杂的软硬件协同验证与调试至关重要。

在提供完整调试解决方案的同时，昭晓Fusion DebugTM由创新的设计推理引擎和高性能分析引擎提供动力，能够支持统一且高性能的编译，快速加载仿真结果和信号显示，轻松进行信号连接跟踪和根本原因分析。

根据实际项目数据显示，在完整的设计及原理图模块化加载中，昭晓Fusion DebugTM 的速度比其他商用EDA工具快至5倍，能满足大规模SoC 设计调试的需求，并大大提高了验证效率，从而加速芯片设计创新。

芯片设计规模化和智能化，需要EDA的创新

近年来，芯片设计的规模越来越大，摩尔定律逐渐走向极限，芯片验证的难度也随之提高。在谈到下一代设计验证工具时，陈军宁与黄乐天均从不同角度指出，下一代EDA工具需要增强工具间的融合以及更智能化，在减少人力投入的同时，进一步充分利用机器学习、云计算等创新技术，从而提高芯片验证与设计效率。

黄乐天还认为，以chiplet为代表的新一代集成电路的设计方法学在不断迭代，那么我们的验证上有没有验证方法学跟这种新的设计方法学进行配合。chiplet的设计空间增加了一个新的维度，在目前这种新的设计规模越来越大，软件结合越来越紧密的情况下，新的验证方法学或者说验证工具上还有很大的改进和整合的空间。

芯片调试系统数字

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。