高速数据转换中放大器面临哪些问题？

高速的数据转换在设计中有很多和一般数据转换设计中相似的问题，需要可靠的设计和稳定的结构。从基础上来说，两者并无二致，但受限于芯片的限制，高速数据转换系统中更能窥见前沿的动态性能发展。在一个高速数据转换系统中，放大器、DAC、ADC这些都是必不可少的。一般首先要考虑的就是运算放大器，接下来是在数据转换中相当重要的采样/保持，再是DAC，ADC这些。我们先看在高速数据转换设计中占据重要的地位的放大器。信号处理环节里，缓冲器、运算放大器、开环放大器、比较器是比较常见的。

缓冲器设计需要考虑什么？

开环缓冲器结构简单，频带宽的同时功耗也不高，既简单又实用，在高速数据转换中使用广泛（带宽运算放大器和其他类型的带宽放大器）。在运算放大器的反馈环路内，器件能够增大输出电流，消除热反馈，同时提高电容负载驱动能力。

带宽肯定是首先缓冲器最直观的一项参数，可调节带宽是更灵活也是适用性更广的一项设计。可通过改变V–与BW引脚之间的外部电阻器值在几十MHz到几百MHz范围内调节带宽，这种通过外部电阻器来调节带宽的方法不算新鲜但确实给设计增添了不少灵活性。

（缓冲器，TI）

想要获得零偏移的设计，双极的缓冲器可以起到很重要的互补作用。这需要借助NPN和PNP晶体管高性能的纵向结构。缓冲器的输入连接到一堆互补晶体管，输入晶体管连接到输出晶体管的基极，如果基级到NPN和PNP的发射极电压相等的话，那么偏移量则为零。零偏移加上高输入阻抗、高电流输出，那就是一个非常理想的电路了。

内部电流限制和热关断保护也是设计中很重要的一环，通过其输出级中的内部电流限制以及热关断，器件可以受到全面保护，大大增加器件的耐用性。为了增强热性能，器件可以考虑底部带有散热焊盘的封装，这一点可以根据机械要求和功率耗散要求酌情选择（SOIC、VSON、HSOIC）。如果是便携式这种尺寸受限的应用，在热性能和封装尺寸上则更要注意。

还需要注意的是，虽然开环缓冲器驱动高电容性负载时很稳定，但是高电容性负载过多将会使电路形成闭环。

运算放大器多大环路增益才足够？

多大的环路增益才足够？这个问题在设计运算放大器的时候想必是经常出现的。首先比较明确的是带宽放大器获得的环路增益和低频放大器是不同的，这和带宽以及相位角优化有关。带宽放大器的高开环增益是很困难的，一般如果开环增益在信号强度够大的条件下已经很稳定了，那么没必要太在意大的高开环增益，虽然高开环增益的运算放大器可以将增益非线性误差的发生概率降至最低。

（运算放大器，ADI）

综合反馈和频率补偿是两种补偿放大器开环频率响应的方法。综合反馈的优点是闭环频率响应（所有电极），这意味着暂态响应可以容忍参数的改变。而单极结构和双极结构的频率补偿会受小参数变化的影响，但输出噪声极低。总的来看，单极补偿并没有综合反馈那么有效，但单极补偿通常都有着较高的恢复率。

对于高速数据转换这种高动态范围应用，高增益当然是很重要的，低失调、低失调漂移和高CMRR特性同样不可忽视。

不同原理的比较器优势在哪里？

在高速数据转换系统里，比较器也是很常见的感测信号、产生数字信号的器件。比较器要么通过高增益的放大器来实现，要么通过闭环的方法来实现。采用高增益的放大器实现时，能够实现比较器较高的增益带宽。这一点可以将比较器与开环放大器做对比，这二者的设计是极其相似的，区别在于比较器需要将输出设计成逻辑兼容的，输出饱和状态是否处于线性状态是比较器设计中更关心的点。一个好的比较器设计里，要确保任何一个级都和ECL逻辑级相同以避免饱和并保障最大级间的带宽。

而器件振荡的问题可以利用闭环的办法解决。闭环比较器通过射极输出来接受反馈，能保持合适的逻辑电平，即便器件在短时间内处于低增益状态，比较器总的振荡趋势也是在减弱的。

高速的比较器已经能做到极低的传播延迟，在极低的传播延迟下，器件如果进一步降低过驱动分散，那传播延迟变化将会更小，整个系统的性能也会更进一步。离散和传播延迟两个指标无论什么时候都是重中之重。

小结

在高速数据转换应用中，放大器的设计至关重要。整体设计之初是否考虑到每个组件模块可能面临的问题将直接影响到系统的最优性能。

芯片数据转换数据前沿

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。