高速电路电源完整性设计面临的挑战

前言

高速PCB不同种类的电源平面分割后，如何处理直流压降过大?

大电流平面的缝合过孔是不是越多越好?

去耦电容是使用相同容量的电容并联，还是使用多个不同容量的电容并联?

去耦电容的数量是否是越多越好，如何通过控制电容数量来节约成本?

电子产品发展趋势

1965年时任仙童半导体公司研究开发实验室主任的摩尔应邀为《电子学》杂志35周年专刊写了一篇观察评论报告，题目是：“让集成电路填满更多的元件”。在摩尔开始绘制数据时，发现了一个惊人的趋势：每个新芯片大体上包含其前任两倍的容量，每个芯片的产生都是在前一个芯片产生后的18-24个月内。摩尔的观察资料，就是现在所谓的摩尔定律。与摩尔定律相对应，Intel公司的CPU芯片也具有一个规律，它的时钟频率大约每两年就要加倍。i486处理器工作于25MHz，而奔腾4处理器的速度达3GHz以上。数十亿晶体管处理器的处理速度可达20GHz。随着处理器等芯片的晶体管数量和速度的提升，为了解决功耗、散热等问题发明了很多新材料和新结构。同时，互连封装技术也在迅速发展，当前，3D封装已经广泛应用于部分消费类电子产品中。

摩尔定律作为电子制造产业链的金科玉律，一直屹立于科技发展的前沿，给整个电子制造产业链指明了非常明晰的发展方向，可谓厚泽万物。电子产业在摩尔定律的驱动下，产品的功能越来越强，集成度越来越高，信号的速率越来越快，产品的研发周期也越来越短。

高速电路电源完整性设计面临的挑战

集成电路沿摩尔定律发展的趋势为当代电子系统的电源分配网络(PDN)设计与电源完整性(PI)分析提出了日益严峻的挑战：

1.低电压供电的芯片集成度越来越高

电压越低，每个器件引脚上需要的电流就越大，就会导致直流压降越大;电压越低，控制压降的要求就越严，典型的电压要求通常为±5%，这就意味着允许的直流压降更小。器件集成度越高，集成电路周围的走线就会越密，从而导致电源网络中的电流密度更高，直流压降也更大。

2.PCB设计向高速高密度发展

目前，PCB上的空间越来越小，信号走线越来越密，没有多少地方可实现宽敞的电源平面。这样的结果是，电源平面和地平面都会被其他网络过孔周围的反焊盘所穿透，如下图所示。由于层面有很多孔洞，显然可供电流流动的路径就会变得更细，因此，电源平面的电阻就会变得更大，导致直流压降也更大。

3.PDN去耦电容优化难度增加

电源的PDN系统要求每个系统元件都能得到正常工作电压，那么就要对电源进行阻抗控制。只要电源阻抗控制在目标阻抗以下，那么电压传输就会有一个良好的性能保障。而实际设计中，PDN上连接了种类数量众多的各种去耦电容器，它们是PDN最重要的组成部分，几乎就决定了PDN的质量。PDN能有效地抑制噪声到底需要多少个电容?这些电容放置在哪?怎么安装?如何在保证电源良好的性能基础上，通过删减电容来减轻PCB布局的紧张，进而还能节约设计成本是电源完整性分析的一大挑战。

4.大电流下的电热协同分析

随着芯片的集成度越来越高，芯片电源的供电电流越来越大，无源链路上产生的功率损耗也越来越大。此部分的损耗会以热的方式呈现出来，从而导致热设计风险，同时无源链路也会受到温度的影响，所以大电流下的电热协同分析就显得特别重要。

综上所述，目前高速电路电源完整性面临着低电压供电的芯片集成度越来越高，PCB设计向高速高密度发展，PDN去耦电容优化难度增加，大电流下的电热协同分析等各种挑战。为了能够保证系统的稳定运行，为芯片提供稳定的电源和电流，提高电源质量，降低系统的总体电源阻抗，提高产品的可靠性和稳定性。芯和半导体推出了全面的电源完整性仿真分析解决方案Hermes PSI。

芯和半导体高速电路电源完整性解决方案

Hermes PSI是一款面向电子产品进行电源完整性分析、信号与电源协同分析、电热协同分析的工具，设计师可利用此工具导入PCB板和封装设计文件以及他们的物理结合，还可帮助设计师进行die和电源调整模块模型结合的端到端的电源完整性频域AC阻抗分析、DC压降分析、时域纹波噪声分析。最终为电子产品提供最佳竞争力的电源完整性解决方案。

1.DC压降分析

Hermes PSI能够识别PCB/SiP设计中潜在的直流压降等问题。如过多的直流压降，可能会导致IC器件出现故障。还有过高的电流密度或过大的过孔电流，可能会导致PCB/SiP的损坏。所有的仿真结果都可以通过图形化的方式查看，同时也能够生成仿真报告，这些都将帮忙工程师快速定位电源分配的DC问题。

2.AC频域阻抗分析

Hermes PSI能够帮助设计师优化电源分配网络(PDN)，通过AC opt分析可以确定PDN有效地抑制噪声最少需要多少个电容?能够帮助工程师得到最佳性能、最小面积、最小成本的分析结果。

3.电热协同仿真分析

Hermes PSI能够通过无源链路功率损耗作为热源进行系统热分析，同时系统热分析的温度分布作为无源链路分析的输入，经过多次迭代分析最后达到热平衡。进而得到真正意义上的PCB/SiP电热分析结果。

总结

本文介绍了高速电路电源完整性设计面临的多种挑战。芯和半导体针对这些挑战，提出了最佳竞争力的电源完整性解决方案，设计者可以轻松实现PCB/SiP设计的DC压降分析、AC频域阻抗分析、电热协同仿真分析等，帮助设计者降低了设计冗余，规避潜在风险，缩短了产品开发周期，同时也相应的降低产品成本。

芯和半导体EDA介绍

芯和半导体成立于2010年，是国内唯一提供“半导体全产业链仿真EDA解决方案”的供应商。芯和半导体EDA是新一代智能电子产品中设计高频/高速电子组件的首选工具，它包括了三大产品线：

芯片设计仿真产品线为晶圆厂提供了精准的PDK设计解决方案, 为芯片设计公司提供了片上高频寄生参数提取与建模的解决方案;

先进封装设计仿真产品线为传统型封装和先进封装提供了高速高频电磁场仿真的解决方案;

高速系统设计仿真产品线为PCB板、组件、系统的互连结构提供了快速建模与无源参数抽取的仿真平台，解决了高速高频系统中的信号、电源完整性问题。

芯和半导体EDA的强大功能基于：自主知识产权的多种尖端电磁场和电路仿真求解技术、繁荣的晶圆厂和合作伙伴生态圈(芯和半导体EDA在所有主流晶圆厂的先进工艺节点和先进封装上得到了不断验证)、以及支持基于云平台的高性能分布式计算技术，在5G、智能手机、物联网、汽车电子和数据中心等领域已得到广泛应用。

关于芯和半导体

芯和半导体是国产 EDA 行业的领军企业，提供覆盖 IC、封装到系统的全产业链仿真 EDA 解决方案，致力于赋能和加速新一代高速高频智能电子产品的设计。 芯和半导体自主知识产权的 EDA 产品和方案在半导体先进工艺节点和先进封装上不断得到验证，并在 5G、智能手机、物联网、人工智能和数据中心等领域得到广泛应用，有效联结了各大 IC 设计公司与制造公司。 芯和半导体同时在全球 5G 射频前端供应链中扮演重要角色，其通过自主创新的滤波器和系统级封装设计平台为手机和物联网客户提供射频前端滤波器和模组，并被全球著名的半导体分析机构Yole列入全球IPD滤波器设计的主要供应商之一(Dedicated IPD Filter Design House)。 芯和半导体创建于 2010 年，前身为芯禾科技，运营及研发总部位于上海张江，在苏州、武汉设有研发分中心，在美国硅谷、北京、深圳、成都、西安设有销售和技术支持部门。其中，滤波器业务拥有自有品牌 XFILTER，由旗下全资核心企业，上海芯波电子科技有限公司负责开发与运营。

原文标题：【解决方案】高速电路电源完整性解决方案

文章出处：【微信公众号：Xpeedic】欢迎添加关注!文章转载请注明出处。
审核编辑:汤梓红

完整性平面分割种类

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。