楷登电子发布PCIe 6.0规范Cadence IP

中国上海，2021 年 10 月 22 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）宣布发布支持 TSMC N5 工艺的 PCI Express（PCIe）6.0 规范 Cadence IP。这款面向 PCIe 6.0 的 Cadence IP 包括基于 DSP 的高性能 PHY 和功能丰富的配套控制器，为超大规模计算和 5G 通信（包括网络、新型内存和存储）的新一代应用提供优化的性能和吞吐量。面向 PCIe 6.0 的 Cadence IP 的早期采用者现在可以使用相应的设计套件。

Cadence 的这款 5 纳米 PCIe 6.0 PHY 测试芯片在所有 PCIe 速率下都表现出了出色的电性能。PAM4/NRZ 双模发射器提供了最佳的信号完整性、对称性和线性度，并且抖动极低。基于 DSP 的接收器展现了强大的数据恢复能力，同时在 64GT/s 下能承受恶劣的信号损坏和超过 35dB 的通道损耗。此外，PHY 中的先进 DSP 内核提供了连续的后台自适应，以监测和补偿环境因素引起的信号波动，实现增强的可靠性。

Cadence PCIe 6.0 控制器 IP 旨在提供最高的链路吞吐量和利用率，同时以极低的延迟运行。高度可扩展的多包处理架构在 x16 配置下支持多达 1024 位宽的数据路径，同时在 1GHz 下运行，以实现 128Gbps 的最大聚合带宽。这款控制器 IP 功能丰富，支持所有新的 PCIe 6.0 功能，包括 PAM4 信令、前向纠错（FEC）、FLIT 编码和 L0p 电源状态，同时可保持完整的向下兼容性。

2021 年 7 月，Cadence PCIe 6.0 子系统测试芯片在 TSMC N5 工艺上完成流片。该子系统测试芯片集成了第二代功耗、性能和面积（PPA）优化的 PCIe 6.0 PHY 与 PCIe 6.0 控制器。该子系统测试芯片使 Cadence 能够在系统层面验证 PCIe 6.0 PHY 和控制器功能，并进行严格的合规性和压力测试，以确保普遍的互操作性和可靠性。

“与我们长期的生态系统合作伙伴 Cadence 的密切合作，使下一代设计能够从我们的先进技术带来的功耗、性能和面积显著提升的优势中受益。”TSMC 设计基础管理副总裁 Suk Lee 表示，“此次合作将 Cadence 领先的 IP 解决方案与 TSMC 的 5 纳米工艺技术相结合，将帮助我们共同的客户实现最具挑战性的功耗和性能要求目标，并快速地将差异化的产品推向市场。”

“早期采用者现已开始探索新的 PCIe6 规范，我们期待看到他们利用 TSMC 和 Cadence 技术取得成效。”Cadence 公司全球副总裁兼 IP 部总经理 Sanjive Agarwala 表示，“自 2019 年推出第一代 112G-LR SerDes IP 以来，我们一直在部署基于 PAM4 的 IP，我们在 PAM4 技术方面的丰富专业知识，加上与 TSMC 的紧密合作，为我们成功推出 PCIe6 产品奠定了坚实的基础。”

面向 PCIe 6.0 规范的 Cadence IP 支持 Cadence 的智能系统设计战略（Intelligent System Design），该战略实现了 SoC 的卓越设计。Cadence 针对 TSMC 先进工艺的全面设计 IP 解决方案产品组合还包括 112G、56G、裸片对裸片（D2D）和高级存储器 IP 解决方案。

芯片规范网络内存

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。