时序设计基本概念之fanin

今天我们要介绍的概念是fanin，扇入。是指单个逻辑门的输入的数量；如下图为一个fanin为3 的与门；需要注意的是，在STA中，我们不允许出现多个输出单元同时驱动一个输入pin的情况，也就是multi-fanin的情况。这样会造成STA工具无法计算延时信息。

我们采用all_fanin来trace整个网表的扇出。但是需要注意的是all_fanin主要是时序路径上的连接，不一定完全是物理连接在一起。比如下图：

1. 往前trace 3个pin

《CMD》 all_fanin -to cppr_sub_2/out_float -pin_level 3

cppr_sub_2/out_float cppr_sub_2/OUTBUF2/Y cppr_sub_2/OUTBUF2/A cppr_sub_2/R2/Q

0xbe

2. 往前trace 1个cell

《CMD》 all_fanin -to cppr_sub_2/out_float -level 1

cppr_sub_2/out_float cppr_sub_2/OUTBUF2/Y cppr_sub_2/OUTBUF2/A

0xc2

输入连接命令情况

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。