台积电透露其3nm制程工艺的细节

据台媒报道，晶圆代工龙头台积电在上周的法说会上透露了其3nm制程的更多细节。

据悉，3nm采用FinFET架构及EUV技术，3nm相对5nm逻辑密度将大幅增加70％，性能提升10-15%，功耗在同样性能下将降低25-30%，面积为原来的1/1.7，且EUV光罩层数将倍增。

此前ASML CEO Peter Wennink在财报会上指出，5nm制程采用的EUV光罩层数将超过10层，3nm制程采用的EUV光罩层数会超过20层，随着制程微缩EUV光罩层数会明显增加，并取代深紫外光（DUV）多重曝光制程。

另外，该报道称台积电将会积极采购EUV光刻机设备，未来3～5年仍将是拥有全球最大EUV产能的半导体厂。

在先进工艺上，台积电一直走在业界前列。该公司EUV技术已进入量产且制程涵盖7+nm、6nm、5nm。

据设备厂商消息，台积电7+nm采用EUV光罩层最多达四层，AMD新一代Zen 3架构处理器预期是采用该制程量产。6nm已在第四季进入量产，EUV光罩层数较7+nm增加一层，包括联发科、英伟达、英特尔等大厂都将采用6nm生产新一代产品。

今年下半年开始量产5nm制程，主要为苹果量产A14及A14X处理器，包括AMD、高通、英伟达、英特尔、博通等都会在明年之后导入5nm制程量产新一代产品。

此外，3nm产品将会在2021年出现在市场上，2022年开始大批量生产。
责任编辑:tzh

处理器台积电光刻将会

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。