首页 / 资料库 / 电路图
两款微功耗定时器电路图详解
2023-09-18 19:01:00
微功耗定时器电路图
本文介绍的NE555单稳态定时器具有微静耗和双路触发的特点。其电路结构简单,运行亦可靠。
定时器的原理电路见上图。平时,NE555的2脚处于高电平,第4第8脚因T1截止为低电平0V,所以此间的NE555静态电流为0。由于3脚无电压,所以T2、T3亦截止,单稳态可由两路触发,凭使用者自选。其中一路可由输入端IN引入负脉冲触发NE555,使之进入暂态;另一路则由按键开关触发。
无论采用哪种触发形式,都是使NE555的2脚产生瞬间低电平。此时,NE555被触发进入暂态。触发瞬间,除给2脚提供低电平之外,T1基极(和NE555的2脚相连)也是低电平。,因而T1瞬间导通。T1集电极输出的高电平给NE555的第4、第8脚提供工作电压。于是,3脚变高电平,继电器吸合,触点接通,负载开始工作。同时,3脚的高电压使T3、T2相继导通,并一直维持到暂态结束。电源电压通过VD1、T2对NE555第4、第8脚供电,保证暂态正常工作。
暂态期由R2、C2决定,其值可根据需要设定。在暂态期内,7脚内的放电管截止,正电压通过R2向C2充电,C2上的电压逐渐升高,当C2上的电压大于或等于三分之二电源电压时,暂态即结束,各晶体管和NE555各脚又恢复到原始电平。VD1是保证暂态期内NE555第4第8脚的电平比T3发射极电压要低,以便在暂态期内T3、T2处于可靠导通状态。
超低功耗定时器电路图
本文采用CMOS电路,它输入阻抗非常高,从而有条件使用小容量精度高的涤论电容或聚碳酸脂电容是很容易得到的。比较两者,后者体积更小。所以本电路最好采用聚碳酸脂电容。本电路采用一个2赫兹的震荡器。改变输出脉冲宽度就能改变充电速率,从而改变定时时间。这种定时器的确是非常可靠准确的。
电路如下图所示,A和B相连接构成震荡器。工作频率为2赫兹。C2为充电电容。D的输入端电压很低,因此,它的输出端呈现高压电。当A的输入为高电位时,震荡器开始工作。当A的输出端为正电压时D1导通,VR1控制进入C1的充电电流。而C1的放电电流只能通过R1流出。这样对C1的充电电压是一系列正脉冲。其宽度由VR进行调节。正脉冲通过R6、D2向C2充电。
一直冲到其电压达到D的开门电压时,D翻转。输出低电压。引起A的输出端变为高电位。从而C2的充电会迅速完成。E也翻转。通过TR2、TR3进行功率放大,推动继电器动作从而达到定时目的。另外,当继电器动作时,可能引起电池电压波动导致继电器触头抖动。为了消除这一现象,另外增设了D3,C3,R7。三极管TR1是用来让开关启动时使电容器C2放电的装置。
最新内容
手机 |
相关内容
悄然席卷企业级SSD市场的RISC-V主
悄然席卷企业级SSD市场的RISC-V主控,市场,企业级,性能,功耗,支持,低功耗,随着计算机技术的不断发展,企业级SSD(Solid State Drive)市场深度详解一体成型贴片电感在电路中
深度详解一体成型贴片电感在电路中应用的特点,详解,结构,噪声,芯片,稳定性,精度,体成型贴片电感(Molded Chip Inductor)是一种常见的台积电1.4nm,有了新进展
台积电1.4nm,有了新进展,台积电,行业,需求,竞争力,支持,芯片,近日,台积电(TSMC)宣布将探索1.4纳米技术,这是一项令人振奋的举措,将有望为E美光低功耗内存解决方案助力高通第
美光低功耗内存解决方案助力高通第二代骁龙XR2平台,解决方案,助力,低功耗,内存,美光,第二代,随着虚拟现实(VR)和增强现实(AR)技术的迅猛新思科技与Arm持续加速先进节点定
新思科技与Arm持续加速先进节点定制芯片设计,芯片,节点,核心,解决方案,功耗,工具,新思科技(Synopsys)是一家全球领先的电子设计自动化高通骁龙8 Gen4曝光:升级台积电3nm
高通骁龙8 Gen4曝光:升级台积电3nm CPU回归自研架构,升级,台积电,优化,能和,功耗,处理器,高通骁龙8 Gen4是高通公司即将推出的一款NE新能源高压连接器高压互锁(HVIL)功
新能源高压连接器高压互锁(HVIL)功能详解,高压,详解,连接器,新能源,电动汽车,状态,新能源高压连接器是一种用于连接电动汽车或混合什么是SoC处理器,SoC处理器的组成、
什么是SoC处理器,SoC处理器的组成、特点、原理、分类、操作规程及发展趋势,处理器,分类,发展趋势,低功耗,功耗,用于,SoC(System on a