首页 / 资料库 / 电路图

基于Zynq的图形生成电路的软硬件设计

2023-09-18 19:07:00

摘要：为了适应机载液晶显示器向低功耗、高集成度发展的趋势,提出了一种基于Zynq可扩展处理平台的图形生成电路实现方法.该方法以Zynq为核心搭建硬件平台,使用Zynq集成的ARM 处理器执行图形生成算法运算,配合可编程逻辑资源,按照一种三缓冲机制对DDR３SDRAM 帧存数据进行缓冲处理,实现图形的实时生成.采用本设计可以生成多种分辨率的机载图形画面.实验结果表明,当生成分辨率为１０２４×７６８的EFIS电子飞行显示系统画面时,帧率可达74fps,能够满足机载液晶显示器高性能实时显示需求。

１　引言

在飞机座舱显示系统中图形显示占据重要地位[１].主显示器尺寸不断加大,分辨率不断提高,并日益朝着大屏幕化、综合化、信息化和智能化方向发展[２].随着分辨率的提高,要显示的信息量也大幅增加,座舱图形综合显示系统是一个对实时性要求很高的系统[３],军用飞机在做战术动作时,画面变换速度快,要求图形的更新速度也必须很快,至少要比帧或场的刷新速度快,才可以避免画面的断续[４Ｇ５].采用DSP＋FPGA 的图形硬件加速架构,或者使用专用GPU 图形生成芯片,都可以生成高分辨的机载显示器图形,但随之而来的是产品成本的急剧增加以及功耗的不断上升[６].为机载图形显示系统配置更合理的硬件设计和软件架构变得尤为迫切。

Xilinx最新平台Zynq将处理器的软件可编程能力与FPGA 的硬件可编程能力实现完美结合,以低功耗和低成本等系统优势实现良好的系统性能、灵活性和可扩展性[７].本文提出一种基于Zynq可扩展处理平台的实时图形生成电路,利用Zynq内部集成的ARM 处理器以及可编程逻辑资源,实现了机载显示器图形画面的实时生成与显示。

２　Zynq简介

２．１　Zynq构成

Zynq构架将内部结构分为处理器系统(ProcessingSystem,PS)与可编程逻辑(ProgrammableLogic,PL)两部分[８].PS部分包括双ARM CortexＧA９内核、存储器接口以及通用外设接口等资源.PL部分也即常规的FPGA,通过PL生成的IP核可以作为ARM 内核的扩展外围设备或者ARM 内核的加速部件.Zynq器件内部结构图如图１所示。

图１　Zynq内部结构图

PS和PL可以通过多种途径实现互联,包括GPIO端口、AXI总线端口、EMIO 端口、中断、DMA 等等.其中AXI总线是ARM 系统中连接各个模块的主要通道,各个功能部件通过AXI总线实现互联.在PL中可以通过工具自动生成带有AXI接口的IP 核,和PS 端进行高速数据交互。

２．２　DDR Memory控制器

Zynq内部集成的DDR memory控制器支持DDR２、DDR３、LPDDR２等多种存储器类型,包含了３个主要模块:AXI存储器端接口DDRI、带有传输调度机制的中央控制器DDRC 和物理层控制器DDRP[９].DDRmemory控制器框图如图２所示。

图２　DDR Memory控制器框图

DDRI端口符合AXI总线标准,包含４个６４位的同步AXI接口,分别为S０、S１、S２、S３,用于接收多个AXI主端的访问请求,其中S０和S１端口接收PS部分CPU 的访问请求;S２和S３端口接收PL部分逻辑端的访问请求.DDRC对来自多个AXI主端的访问请求按照其调度策略进行裁决,裁决实施的依据是主控端访问的优先级、等待时长计数器和紧急信号.DDRP 处理来自于DDRC的读写请求,并将其转换成符合DDR 存储器时序要求的特定信号。

２．３　AXI VDMA

AXI VDMA 是Xilinx公司开发的一个软核IP,用于在系统存储器和支持AXI４-Stream 视频类型的目标IP之间提供一个高速的数据存取通道[１０].AXI４-Stream 格式数据流不能直接用于驱动显示,还需要将数据流以视频使能信号为界进行分割,配合行场同步信号驱动视频终端显示。

该IP 有两路AXI４-Stream 接口,分别为AXI Memory Map to Stream (MM２S)Stream Master 和AXI４-Stream to Memory Map(S２MM)Stream Slave,其中MM２S为主端口,用于输出转换成AXI４-Stream 格式视频流的系统存储器中数据.S２MM 为从端口,用于接收AXI４-Stream 格式视频流转换成存储器数据.MM２S和S２MM 彼此相互独立,可以并行同时工作.PS端的处理器可通过AXI４-Lite总线对其内部的寄存器进行访问以控制VDMA 工作模式、获取VDMA 工作状态。

Zynq 电路软硬件遥控图形电路图