奥维视讯发布36核多DSP并行计算开发平台

奥维视讯发布36核多DSP并行计算开发平台

奥维视讯公司（AVST，Beijing AVSoluTIon Technology Co., Ltd）一直致力于为客户提供更贴近产品的嵌入式评估系统和参考设计，此次推出的开发平台AVST_HSPP（High-speed Signal Processing Platform）是基于德州仪器（TI）TMS320C6474三核心高性能DSP处理器的多芯片系统，该系统采用插卡式架构，主板最多可支持12个DSP子卡，每个子卡配备一颗C6474处理器，256MB的DDR2-667高速内存以及2个3.125Gbps的SRIO高速互联串行总线。该系统主板上采用了业内高性能的SRIO高速数据交换芯片，可以互联板内的12颗DSP和1颗Virtex-5系列的高性能FPGA，提供80Gbps的板内数据交换带宽。同时，该平台还可以对外部提供12.5Gbps的SRIO数据交换通道和约为16Gbps的扩展IO数据交换通道。

图-1 AVST_HSPPv2并行计算平台

对于多处理器高速并行计算系统，功耗是至关重要的，所以对系统要求计算性能大幅度提升的同时，必须考虑多处理器的系统架构才可以把系统功耗控制在一个相对合理的范围。由于处理器内核功耗和主频的平方近似成正比，这就意味着3个1GHz的处理器的功耗是1个3GHz处理器功耗的30%，TMS320C6474处理器内嵌了3个可以工作在1GHz/1.2GHz的C64x+高性能DSP内核，每个DSP内核独享92KB的L1片内高速SRAM，三个DSP内核共享3MB的L2片内高速SRAM，同时凭借TI独有的SmartReflexTM技术使得该处理器具有每MIPS仅需0.15mW的业内最高电源效率。

芯片互联，启动同步以及多内核通信和管理是多处理器系统设计所面临的最大挑战，AVST的这款开发平台选择了SRIO总线做为多处理器之间的物理互联方式，这是一种高性能的多处理器互联方式，1x模式下可以用很少的IO资源提供理论峰值高达3.125Gbps的传输带宽。该平台选用了一颗高性能的SRIO交换芯片作为12颗DSP处理器和1颗FPGA芯片的数据交换中心，可以支持12路1x的SRIO链接和2个4x的SRIO数据链接。同时，借助TI公司的CCS集成开发环境和DSP BIOS实时内核，可以高效的完成对三核心DSP程序的精确仿真和调试工作。

图-2 AVST_HSPPv12并行计算平台系统框图

多核多片系统将成为嵌入式中高端产品的主流解决方案，奥维视讯会继续保持和TI高度的战略合作伙伴关系，为客户提供优质的原创设计和解决方案。

AVST_HSPP将采用主板选配不同数目DSP子卡的模式向客户提供，欲了解更多详情，请访问www.avsolutiontech.com。

开发平台电路图并行计算信号处理视讯DSP

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。