分立元件组成的阻抗匹配电路

分立元件组成的阻抗匹配电路

为了找到一种合适的阻抗匹配电路,笔者对几种阻抗匹配电路进行了调试和比较,其中分别包括分立器件和集成芯片所构成的电路。

应用分立器件的原因是其价格低廉,为此笔者设计了源极输出器,它的特点是输入电阻高,而电压放大倍数小于且接近于1。

通过实验观察发现：分立元器组成的源极输出器除具上述优点外,同时也存在着以下几点不足：

（1）该源极输出器输出的波形很小。

（2）静态工作难以设置,致使信号负半周期不能完全输出。

（3）由于极间电容和导线的电容影响而导致频带变窄。

鉴于上述缺点,笔者设计了如图3所示的偏移电路,该电路采用孪生FET以降低零漂。由于采用恒流源作源极负载,因而增益更趋近于1,且直流工作状态极为稳定。

但是通过实验发现,该电路还有以下缺点：

（1）找两个N沟道结型场效应管特性十分对称的管子不太容易。

（2）由于极间电容和导线电容的影响,加之源负载的各极间存在的固有电容,致使带宽变窄。

传统的模拟示波器的阻抗匹配电路一般均采取上述两种方式,也可以在源极跟器后设置射极跟随器或用差分放大等方式来解决上述缺点,但所需用的器件太多,结构复杂。

阻抗匹配电路图分立元件信号处理电路

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。