可逆、可预置计数器CD4029构成的任意N分频减法计数电路

 图3是可逆、可预置计数器CD4029构成的任意N分频减法计数电路，U/D接“L”电平进行减法计数，B/D接“L”电平按BCD输出码进行计数，低位的Co进位到高位的C_T输入进行进位计数，按BCD计数连接可实现0-299分频，按二进制连接（B/D）端连到V_DD上）可实现0-8192分频，分频比N值是由并行预置输入端P3-P0所加的数字电平来决定的，可在上述范围内任意设置。

该电路每当各级CD4029均计数到全零状态时，各级的Co=“L”电平，通过3输入NOR门译码就在PE端出现正脉冲（tw宽），将各级预置设定数字（图示123）并行置入内部，再开始新的计数循环，PE端出现的瞬变脉冲就是分频后的输出信号，其周期是计数时钟CLK（即fin）周期的N倍，脉宽tw是由计数器延迟时间和NOR门延时之和来决定的，用CD4029和CD4025（三NOR）情况大约tw=0.9us（VDD=5V时），如果需要更宽的脉冲分频输出，可以使用单稳延时电路如CD4528/4538来作定时展宽。

电路图计数器数字分频减法电路

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。