同步时序电路

图4-2-7    例 4-2-1的状态表及状态图

         ^波形图

                                                             图4-2-8      例4-2-1的波形图

        把A、B 看作低位在前、串行输入的二进制数，A=01101100，B=00111010，则

        Z刚好是A、B相加的结果，即      

                                                                0 1 1 0 1 1 0 0

                                                            +  0 0 1 1 1 0 1 0

                                                                1 0 1 0 0 1 1 0    

        因此，图4-2-6所示的电路为串行加法器。

        4. 2. 3         莫尔型电路的状态表（图）

       图4-2-3所示电路是一个莫尔电路。其电路功能的代数描述为：                                      

 图4-2-9 莫尔型电路的状态表和状态图

       波形图：

图4-2-10    莫尔型电路的波形图                   

         4. 2. 4     功能表描述

    例 4-2-2     试分析图4-2-11所示电路的功能。

图4-2-11    例4-2-2的逻辑图

工作原理：

    （1）当c1c2 = 00时，c=0，G1和G3～G6关闭，此时将不会有时钟脉冲加到A组和B组触发器上，故这两组触发器的状态保持不变。

    （2）当=01时，因c=1，使G4～G6开启，x_1、x₂和经这些门分别加至D1、D2和D3。同时，CPA经G1加到A组各触发器，从而在的作用下把外部数据  和 送入A组触发器中。此时，因=0，G3关闭，故B组触发器状态仍保持不变。

    （3）当=10时，因c=1，故  和 在CPA作用下存入A组触发器。又因=1，故CPB经G3加到B组触发器，从而在CPB作用下把原存于A组触发器的数据存入B组触发器。

    （4）当=11时，因c=0，而使A组触发器的状态不变。又因c1=1，而使B组触发器可从A组触发器中获取数据。

功能表：            

表4-2-1     例4-2-2的功能表

        4. 2. 5  自启动

        例 4-2-3

图4-2-12    例4-2-3的逻辑图

 由逻辑图的激励及输出方程为

    D₁ = Q₁ⁿQ₂ⁿQ₃ⁿ,  D₂ = Q₁ⁿ,   D₃ = Q₂ⁿ,  D₄ = Q₃ⁿ

    z₁ = Q₁ⁿ,  z₂ = Q₂ⁿ ,  z₃ = Q₃ⁿ ,  z₄ = Q₄ⁿ

 次态方程：

    Q₁ⁿ⁺¹ = Q₁ⁿQ₂ⁿQ₃ⁿ,  Q₂ⁿ⁺¹ = Q₁ⁿ,   Q₃ⁿ⁺¹ = Q₂ⁿ,   Q₄ⁿ⁺¹ = Q₃ⁿ

表4-2-2   例4-2-3的状态图

图4-2-13    例4-2-3的状态图及波形图 

       下图4-2-15（a）、（b）所示依次为一种开机复位、置位电路：

图4-2-15    开机复位、置位

        4. 2. 6 异步信号的处理

        4.2.6.1     异步输入信号的同步化

    同步时序电路的外部输入信号有的与时钟信号同步称为同步输入信号；有的与时钟信号不同步，称为异步输入信号。

         图4-2-16 异步输入信号与电路不同步的情况

    图4-2-17(a)所示是实现异步信号同步化的一种电路。

图4-2-17    异步输入信号的同步化

    4.2.6.2 异步握手信号

    数字系统往往是由许多子系统构成的。图4-2-18(a)所示系统由子系统A和子系统B构成。

图4-2-18   异步握手信号 

电路图同步数字时序电路

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。