数据采集逻辑原理图/电路图

数据采集逻辑原理图/电路图

CY7C68013中文资料pdf  

本系统的具体和详细设计如图2所示的数据采集逻辑原理图。在图2中， 图像采集处理芯片用OV7620/7120，时钟频率为27MHz，像素时钟为27MHz；CPU控制和USB2.0接口芯片用CY7C68013，时钟频率为24MHz，通过对CY7C68013内部的CPUCS寄存器进行修改，使其工作在48MHz方式下。根据芯片OV7620/7120 及CY7C68013 内部的FIFO、通用编程接口等特点， 其具体接法是： 将OV7620/7120 的像素时钟PCLK接到CY7C68013的IFCLK上；OV7620/7120的HREF、VSYNC分别接到CY7C68013的RDY0、RDY1上；同时将OV76 20 / 7 12 0 的VSYNC、CHSYNC 分别接到CY7C68013 的INT0、INT1 上。将CY7C68013 的PE0、PE1接在OV7620/7120 的I2C BUS 上。

电路图原理图数据采集数字逻辑

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。