DSP内嵌PLL中的CMOS压控环形振荡器设计，芯片，时钟，环形，引言，发生器，DSP内嵌PLL中的CMOS压控环形振荡器设计 1 引言 在现代高性能DSP芯片设计中，锁相环(PLL)被广泛用作片内时钟发生器，实现相位同步及时钟倍频。压控振荡器(VCO)作为PLL电路的关键模块，其性能将直接决定PLL的整体工作质量。目前，在CMOS工艺中实现的VCO主要有两大类：LC压控振荡器和环形压控振荡器。其中LC压控振荡器具有较低的相位噪声和较低的功耗，但需要采用片上集成电感，因而占用很大的芯片面积，且调谐范围...
2010-04-12 00:00:00百科芯片 时钟 环形
