赛普拉斯高密度QDR II系列SRAM获Altera采用

 

　　赛普拉斯(Cypress)宣布Altera旗下的28奈米Stratix V GX现场可编程闸阵列(FPGA)开发套件，选用赛普拉斯QDR II(Quad Data Rate II)及QDRII+静态随机存取记忆体(SRAM)。赛普拉斯的SRAM让Stratix V FPGA开发套件能实现高达100Gbit/s的线路速率。

　　Stratix V GX FPGA开发套件提供完整的设计环境，协助客户进行Altera高效能28奈米FPGA的开发工作，并满足网路线路卡、先进长程演进计划(LTE)基地 台、高阶无线射频卡(RF Cards)及军用雷达等各种应用需求。新款套件让研发业者能以最新协定PCIe 3和各种记忆体子系统(包括DDR3、QDRII以及QDRII+)来设计并测试Stratix V GX FPGA。

　　QDRII+元件搭载晶粒内终端电阻(ODT)，因此不必使用外部终端电阻，进而能够提升讯号完整性、降低系统成本以及节省电路板空间。新款元件密度高达 144 Mbit，速度最高至550MHz。突发传送长度(Optional Burst)为4时，144 Mbit QDRII+每秒能完成五亿五千万次处理。此外，65奈米SRAM适用于各种网路应用，包括核心与边界路由器、固定式与模组化乙太网路交换器、3G基地台 及保全路由器。

　　赛普拉斯同步SRAM事业部资深经理Sudhir Gopalswamy表示，Stratix V FPGA将网路效能提升到全新的境界，很高兴赛普拉斯能提供理想的记忆体技术，让顾客获得技术演进所带来的效益。

　　Altera高阶产品部门资深行销经理Bernhard Friebe也指出，赛普拉斯的QDRII与QDRII+提供卓越的速度、密度以及低延迟等特色，满足现今高效能网路解决方案的要求。而Stratix V FPGA支援QDRII和QDRII+等最新记忆体技术，将能帮助顾客全力提升终端系统的功能。

套件阵列随机存取记忆体可编程

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。