Cadence Verisium验证平台以AI助力瑞萨电子提高纠错效率

瑞萨电子采用 Verisium 平台和应用程序，可针对最新 R-Car SoC 汽车应用设计中的特定错误，将纠错效率提升 6 倍

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，瑞萨电子（Renesas Electronics）已采用全新的人工智能（AI）驱动的 CadenceVerisium验证平台，实现更高效的错误根本原因分析。基于全新的 Verisium 平台，瑞萨显著提高了纠错效率，缩短其面向汽车应用 R-Car 设计的上市时间。

Verisium 平台及应用包括 Versium AutoTriage、Verisium SemanticDiff、Verisium WaveMiner、Verisium PinDown、Verisium Debug 和 Verisium Manager，是 Cadence 整合企业数据及 AI（JedAI）平台的组成部分，致力于实现 AI 驱动的错误根本原因分析。从 IP 到 SoC ，单次或多次运行，该解决方案为用户提供全面的纠错解决方案，利用波形图、原理图、动因追溯和 SmartLog 技术建立快速、完整的交互式后处理纠错流程，进一步提高纠错效率。

“质量和效率是确保 R-Car 设计按时交付的关键，”瑞萨设计越南（Renesas Design Vietnam Co., Ltd.）总裁阪本憲成先生表示，“Cadence Verisium Debug 平台帮助工程师完成从 IP 到 SoC 设计的完整纠错。全新的波形格式符合现代验证的需求，并将仿真探测性能提高 2 倍。采用 AI 驱动的 Verisium 应用，我们将纠错效率提升至最高 6 倍，设计团队也得以进一步缩短验证周期。”

“AI 将重塑 EDA 领域的格局，”Cadence 高级副总裁兼系统与验证事业部总经理 Paul Cunningham 说道，“通过将验证全流程输入和输出数据汇总到 Cadence JedAI 平台，我们得以开发全新的基于 AI 的 Verisium 应用，大幅提高了验证生产力和效率。”

基于 AI 的 Verisium 验证平台是 Cadence 验证全流程的一部分，其中包括 PalladiumZ2 硬件仿真加速系统，ProtiumX2 原型验证系统，Xcelium仿真平台，Jasper形式化验证平台和 HeliumVirtual and Hybrid Studio 平台。Cadence 的验证全流程可提供最高的验证吞吐率，用最少的时间和资金投入找到缺陷。Verisium 平台和应用支持公司的智能系统设计（Intelligent System Design）战略，旨在实现 SoC 卓越设计。

审核编辑：汤梓红

验证平台纠错公司

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。