三星用 GAA工艺挑战物理极限 推进3nm工艺

近年来，在激烈的市场竞争环境下，三星将其业务重点转向了逻辑工艺代工。在近日的SFF（SamsungFoundry Forum）美国分会上，三星宣布了四种FinFET工艺，涵盖了7nm到4nm。同时发布了新一代3nm闸极全环（GAA，Gate-All-Around）工艺。与7nm技术相比，三星的3GAE工艺将减少45%的面积，降低50%的功耗，提升35%的性能。三星表示第一批3nm芯片主要面向智能手机及其他移动设备。

目前，先进半导体制造工艺已经进入10nm节点以下，台积电去年率先量产7nm工艺，但没有EUV光刻工艺，三星则选择了直接进入7nmEUV工艺，所以在进度上比台积电落后了一年，不过三星决心要在3nm工艺上赶超台积电。根据三星的路线图，他们会在2021年量产3nm工艺，到时候台积电也差不多要进入3nm节点了，不过台积电尚未明确3nm的技术细节，这意味着三星在GAA工艺上已经获得了领先地位。

三星晶圆代工业务市场副总Ryan Sanghyun Lee表示，三星从2002年以来一直在开发GAA技术，通过使用纳米片设备制造出了MBCFET(Multi-Bridge-Channel FET，多桥-通道场效应管)，该技术可以显著增强晶体管性能，从而实现3nm工艺的制造。

不过台积电也在积极推进3nm工艺，2018年，台积电就宣布计划投入6000亿新台币兴建3nm工厂，希望在2020年动工，最快于2022年年底开始量产。曾有消息称，台积电3nm制程技术已进入实验阶段，在GAA技术上已有新突破。台积电在其第一季度财报中指出，其3nm技术已经进入全面开发阶段。

其实，多年来台积电和三星电子一直在先进工艺上展开较量，今年来，他们将主要在3nm工艺上进行角逐。但不管是台积电、三星，还是英特尔，都没有提及3nm之后的半导体工艺路线图。

因为集成电路加工线宽达到3nm之后，将进入介观(Mesoscopic)物理学的范畴。资料显示，介观尺度的材料，一方面含有一定量粒子，无法仅仅用薛定谔方程求解;另一方面，其粒子数又没有多到可以忽略统计涨落(Statistical Floctuation)的程度。这就使集成电路技术的进一步发展遇到很多物理障碍。此外，漏电流加大所导致的功耗问题也难以解决。

因此3nm工艺也被称为半导体的物理极限。不过之前半导体行业发展的几十年当中，业界已经多次遇到所谓的工艺极限问题，但是这些技术颈瓶一次次被人们打破。

三星代工业务营销副总裁Ryan Lee还对三星芯片的未来作了预测：GAA技术的发展可能会让2nm甚至1nm工艺成为可能，虽然三星还不确定是否会采用什么样的结构，但依然相信会有这样的技术出现。也就是说三星打算用GAA工艺挑战物理极限。

路线图台积电英特尔工艺

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。