随着FPGA设计逐渐发展到SoC方法 器件和嵌入式硬件设计成为了关键要素

任何企业都会面临这样一个需要思考的问题，那就是到底应该在人力资源和设备方面投入多少来实现赢利目标才是好的，尤其是在当前的经济危机下，这个问题变得更加突出。投资过度会抹杀利润的潜在增长，而投资不足则又会让企业缺乏抓住市场机遇的资源，甚至深陷无法实现其目标的危险之中。

一切的关键就是找到投资与收益之间的最佳平衡，做出明智选择并采用更灵巧的方式，来满足自己的需求。大大小小的企业在大部分事情上都能够漂亮地实现上述平衡。因此，他们能够集中精力在公司运营上，让长期绩效与企业目标相吻合。

然而在电子产品设计行业，随着 FPGA 等可编程器件的兴起，一向举止明智的企业开始有点失常。他们竟不对成本与效果、长期影响与工作流程效率进行综合而全面的考虑，仅着眼于短期效益，便对 FPGA 开发硬件与工具匆匆做出选择。

这一“便利”而冲动的选择可能是一块价值几十美元并且还配套提供免费开发工具的基础 FPGA 开发板。

“便利”的代价

不可否人，几十美元的 FPGA 开发板确实极富吸引力，但从专业产品设计经济学角度来考虑，这何尝不是一种有风险的选择。

举例来说，某种新产品开发成本不低于100万美元，潜在收入会超过 1000 万美元，而参与项目的工程师平均工资为 10 万美元，这种情况在当今的行业中很常见。那么，想想看，如果把这数百万美元开发项目的命脉交到区区几十 美元的系统投资手中，这些数字看起来该有多么失衡和错乱。

尽管通常的审查与权衡工作好像在这里已经失败，但很可能这并不是事实。因为工程师（可能就是您）根本没有进行审查和权衡，而是贸然认定只要拥有合适的 FPGA 器件、可用的外设和一系列外部连接器，这种几十美元的开发板就可行。配套设计工具套件可以免费下载，一旦做出决定，您可马上开始嵌入式硬件开发，而且嵌入式软件设计人员也向实际硬件的测试工作迈进了一步。

从表面上看这似乎是解决燃眉之急的合理方案，但对涉及数千、甚至数百万美元的专业设计项目而言，未经审核的匆忙决定往往让您欲速则不达。这种价格低廉的开发硬件，除了存在质量限制外，系统的内在约束大大缩小了可选的设计选择范围，而这些限制很可能造成代价高昂的设计让步与延误。

约束之一是 FPGA 器件固定在电路板上，这样会限制设计人员只能选择特定厂商的某一器件系列。如果最初决定选择具有超额容量的器件，意味着您不会用完所有门或 I/O，但对于所有其他功能与特性而言，在正式开始设计之前必须准确预测。

如果您做出了错误的选择——最终发现器件运行速度太慢，占用太多功率，需要硬编码处理器或DSP，或者需要更换——此时除了寻找替代器件和新开发板之外别无选择。新开发板可能只需再花几十美元，但在新器件继续现有设计工作几乎不太可能，这会进而导致必须重新进行设计，而使项目开发延误，代价高昂。

上述情况的前提是能够从同一家厂商获得合适的替代器件，但如果只能从其他厂商获得可行的替代器件的话，情况会变得更糟。此情况下，一旦新器件架构与现有器件架构不兼容，整个设计只能从头再来，从而造成更长时间的延误及更高成本。与此同时，嵌入式软件工程师还要继续等待您完成嵌入式硬件。

另一个潜在约束是 FPGA 厂商提供的免费专有工具链。虽然这些工具是用于支持厂商的相关产品和促进销售的，但是它们往往很自然无法支持竞争对手的产品。因此，如果您为了解决设计问题而更换 FPGA 器件厂商，还需要学习适应新的工具和方法。

综合上述因素来看，仓促选择开发硬件会严重影响对特定项目设计选项的探索。而获得最佳设计解决方案的可能性也会非常小，变更器件类型会迫使大量重新设计的，而更换厂商意味着需要学习新的工具与方法。最重要的是，涉及数百万美元的设计项目最终会陷入危险之中。

粘性问题

实践过程中潜伏的真相是几十美元的低成本方案还会迫使您为避免额外的工作和延误而不得不继续选用特定厂商和器件系列。您在后续设计中使用该厂商的器件与 IP 越多，则整体设计资源就越倾向于锁定到该厂商。

这意味着既定项目会缺乏设计选择，而且所带来的损害会蔓延到未来的设计。在后续项目中再利用以该厂商为中心的设计从一开始就会减少设计可能性，因此您可能会为了适应厂商的 FPGA 而调整设计，而不是选择最适合相关设计的 FPGA，这样您会牢牢地受制于单一而死板的设计思路。

为了便于入手，您还很有可能从器件厂商商采购IP内核。这种IP仅适用于该厂商提供的特定范围的FP

GA 器件，因此会紧紧地依赖于狭窄的芯片范围。这种‘粘性 IP’会让本来的设计选择受限问题雪上加霜，因为在探索设计选项时无法选择其他厂商的器件。

其缺陷是，仓促决定采用低成本开发板方案看似确定了设备选择标准，但事实上制造出了一种受限的‘依附于厂商的’FPGA 设计环境。这种环境甚至从您开始设计之前就自然地约束您的设计选择，迫使您走上死板的预定设计思路，同时降低设计 IP 对未来项目的价值。

那么，为什么那些理智而又聪明的设计工程师经常居然采用限制他们设计能力、甚至让关键项目陷入危险的方法？

这种认为这是正常或可以让人接受的工作方式的想法会让人想起FPGA的早期实施阶段——当时大家把 FPGA 看成一个容纳众多支持胶合逻辑的简便而又高效的受体。此情况下，采用 FPGA 的决定可能是在设计周期的后期做出，而相关逻辑的功能价值较低，而且其再利用需求也很低。

随着 FPGA 设计逐渐发展到 SoC 方法，器件和嵌入式硬件设计成为了基本的关键要素。SoC 方法在 FPGA 中部署了处理器、存储器以及数据处理等更多关键功能元件。选择使用哪种器件的决定变得至关重要而且需要在设计早期决定，它容纳的设计IP代表着巨大、宝贵的设计投资。设计选择与重用成为嵌入式硬件的关键。

如今，FPGA已经发展成设计的核心或中心平台。这是超越 SoC 方法的进一步发展，在其中，除了拥有高级功能，FPGA 还可用作设计中软硬元素的连接结构。处理器、存储器或 DSP 可以作为软核心、物理硬件或者同时作为二者加以实现，而 FPGA 容纳的可重编程层可以把它们全部融合在一起。

现在产品设计的关键差异化要素同时在软件和可编程硬件中被定义。所有这一切与 FPGA 功能及其容纳的 IP 息息相关，因此，事后才添加基于 FPGA 的简单胶合逻辑的方法虽然在过去可行，但是现在已经不再管用。自由选择是实现出色设计方案的关键，缺乏自由选择会产生巨大的潜在成本。

问题是，面对成千上万的巨大投资，您是否愿意冒险采用低成本 FPGA 开发板并能够承受它带来的影响？

为获得设计自由而投资

我们需要的是不会造成上述限制和设计约束的 FPGA 开发系统。理想情况下需要具备一种能够通过插入式FPGA子板系统容纳任何器件的可重构开发板。各种子板可按需添加，从而在设计进行过程中逐步提高可用器件选择范围。

随后，嵌入式开发的物理硬件选择可以摆脱对 FPGA 类型及其厂商的依赖。硬件外设板选择也是如此，开发板可为通用外设级提供插入式系统，如：LCD 屏幕、I/O 接口或音视频信号调节，其中还可包含配套 IP，从而可以轻松快速从一个外设转移到另一个外设，或在最终设计中添加相关硬件。

如果这种系统还可以提供一系列良好的扩展连接器，并具备与其重要性相符的质量水平，而非追求低价格，那么相关硬件就能够带来自由的设计方法。

下一步是通过消除 FPGA 设计工具的相同约束而获得器件自由。采用能够让嵌入式硬件设计本身与容纳它的器件脱离的目标驱动器和‘约束’文件系统可以实现上述目的。这样，在修改 FPGA 器件时只需加载新的约束文件，而设计来源仍有效，只需进行很少，甚至无需任何重新设计。

最终可以获得能够打开器件与IP可能性广阔天地大门的FPGA开发系统。在最少重新设计的情况下更改器件的能力意味着能够在完全了解真正需求的设计后期进行最终器件选择。虽然仍然受制于特定器件，但是粘性 IP 将不再约束您当前或未来的设计思路。

最重要的是，FPGA 开发系统的质量、灵活性与使用寿命能够反映大规模产品开发过程的重要性与投资情况。受限的设计选择带来的财务风险已经荡然无存，而嵌入式开发人员能够自由为项目开发的关键部分探索并选择最佳的设计选项。

器件方法嵌入式硬件危险

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。