如何选择合适的封装，解决芯片封装的散热问题

在同一封装中放置多个AD7892AR-2芯片可以缓解热问题，但随着公司对芯片堆叠和更密集的封装的进一步研究，为了提高性能和降低功率，他们正在与一系列与热量相关的新问题作斗争。

先进的封装芯片不仅可以满足高性能计算、人工智能、随着功率密度的增加，先进封装的散热问题变得复杂。因为芯片上的热点会影响相邻芯片的热量分布。模块中芯片之间的互连速度也高于SoC中要慢。

西门子数字工业软件公司负责电子和半导体行业JohnParry说："在世界进入多核等领域之前，你面临着一个最大功率约为每平方厘米150瓦的芯片，这是一个单点热源。你可以在所有三个方向上散热，这样你就可以达到相当高的功率密度。然而，当你有一个芯片时，把另一个芯片放在它旁边，然后把另一个芯片放在它旁边，它们会互相加热。这意味着你不能容忍每个芯片都有相同的功率水平，这使得热能挑战更加困难"。

这是3D-IC市场进展缓慢的主要原因之一。虽然这个概念在电源效率和集成方面很有意义——在3中DNAND和HBM中国运行良好——但当包含逻辑时，这是另一件事。逻辑芯片产生热量。逻辑越密集，处理元件的利用率越高，热量就越大。这使得逻辑堆叠变得罕见，这解释了2.5D倒装芯片BGA流行的扇出设计。

1.选择正确的封装

对于芯片设计师来说，封装的方式有很多种。但是芯片集成的性能非常重要。.TSV.铜柱和其他部件有不同的热膨胀系数（TCE），这会影响装配产量和长期可靠性。

如果你想以更高的频率打开和关闭，你可能会遇到热循环问题。印刷电路板.焊接球和硅会以不同的速度膨胀和收缩。因此，在封装的角落看到热循环故障是正常的，那里的焊接球可能会开裂。因此，人们可能会在那里放置额外的地线或电源。

当前流行带CPU和HBM的倒装BGA封装面积约2500平方毫米。OntoInnovation软件产品管理主管MikeMcIntyre说:“我们看到一个大芯片可能会变成四个或五个小芯片。因此，我们必须拥有更多I/O，使这些芯片相互通信。所以你可以分配热量。

最终，散热是一个只能在系统层面处理的问题，它伴随着一系列的权衡。

事实上，有些设备如此复杂，以至于很难轻易地更换组件，以便为特定领域的应用程序定制这些设备。这就是为什么许多先进的封装产品被用于大量或价格弹性的组件，如服务器芯片。

2.模拟和测试芯片模块的进展

然而，工程师们正在寻找在封装模块制造之前对封装可靠性进行热分析的新方法。例如，西门子提供了基于双ASIC模块的例子，模块在BGA在封装的多层有机基板上安装了一个扇形再分布层（RDL）。它使用两个模型，一个是基于RDL的WLP，另一个用于多层有机衬底BGA。这些封装模型是参数化的，包括介绍EDA衬底层堆叠在信息之前BGA，并能实现早期材料评估和芯片放置选择。下一步，EDA导入数据。对于每个模型，材料图可以详细描述所有层中的铜分布。除了金属盖，最终的热耗散模拟（见图1）考虑了所有材料.TIM底部填充材料。

图1：两个ASIC的热力模型，采用RDL扇出式WLP和有机BGA的单独热力模型，显示了热量通过基板和互连并向金属盖上升的顶部和横截面图。

JCET技术营销总监EricOuyang与JCET和Meta工程师们一起比较了单片芯片.多芯片模块.2.5D插板和3D一个堆叠芯片ASIC和两个SRAM热性能。苹果对苹果的比较使服务器环境.散热器和真空室TIM保持不变。在热方面，2.5D和MCM比3D或者单片芯片能较好。Ouyang和JCET我的同事设计了一个电阻矩阵和功率包络图（见图2），可以在早期模块设计中使用，以确定不同芯片的输入功率水平和设定的温度是否可以在耗时的热模拟之前可靠地结合。如图所示，安全区域突出了每个芯片的功率范围，以满足可靠性标准。

Ouyang解释说，在设计过程中，电路设计者可能有一个关于放置在模块中的各种芯片的功率水平的概念，但他们可能不知道这些功率水平是否在可靠性范围内。该图确定了一个小芯片模块中最多三个芯片的安全功率区域。该团队已经为更多的芯片开发了一个自动功率计算器。

图2：在一个2.5D内衬布局中，红色区域代表了一个ASIC和两个SRAM芯片的安全功率水平，保持Tj-Ta<95℃。

3.量化热阻

通过硅片，我们可以理解热量是如何通过硅片的.电路板.胶水.TIM或用温差和功率函数的标准方法，或封装盖进行传导，跟踪温度和电阻值。

"JCET的Ouyang说："热路径由三个关键值来量化——从装置节点到环境的热阻，从节点到外壳[封顶]的热阻，以及从节点到电路板的热阻。他指出，至少，JCET的客户需要θja、θjc和θjb，然后在系统设计中使用它们。它们可能需要一个给定的热阻不超过一个特定的值，并要求封装设计提供这种性能。JEDEC的JESD报告和使用封装热信息的指南。

热模拟是探索材料选择和匹配的最经济的方法。通过模拟工作状态下的芯片，我们通常会发现一个或多个热点，因此我们可以在热点下方的基材中加入铜，以促进散热；或者改变封装材料，增加散热器。系统集成器可能会指定热阻θja.θjc和θjb不能超过某些值。通常，硅结点的温度应保持在125度℃以下。

模拟完成后，封装厂进行实验设计（DOE），得出最终的封装方案。

4.选择TIM

在封装中，90%以上的热量通过封装从芯片顶部散发到散热器，通常是基于阳极氧化铝的垂直鳍片。导热性高的热界面材料（TIM）它被放置在芯片和封装之间，以帮助传递热量。用于传递热量。CPU的下一代TIM包括传导率为60%的金属片合金(如铟和锡)和银烧结锡W/m-K和50W/m-K。

随着厂商将SoC向chiplet因此，工艺过渡需要有更多不同的性质和厚度TIM。

Amkor公司高级研发总监YoungDoKweon表示，对于高密度系统，芯片和封装之间TIM热阻对封装模块的整体热阻有更大的影响。功率趋势正在急剧增加，特别是对于逻辑，因此我们注意保持低温，以确保半导体的可靠运行。TIM供应商为其材料提供热阻，但事实上，从芯片到封装的热阻（θjc），受装配过程本身的影响，包括芯片和TIM它们之间的组合质量和接触面积。他指出，实际的装配工具和粘合材料用于测试控制环境，以了解实际热性能并选择最佳热性能TIM对客户进行定是非常重要的。

差距是一个特殊的问题。西门子公司Parry说“封装中材料的使用是一个巨大的挑战。我们已经知道粘合剂或胶水的材料性能以及材料润湿表面的方式会影响材料的整体热阻，即接触电阻。这在很大程度上取决于材料如何在没有缺陷的情况下流入表面。如果遗漏的地方没有用胶水填充，会对热流造成额外的阻力。”

5.以不同的方式处理热问题

芯片制造商正试图解决散热问题。KeysightTechnologies项目经理的内存解决方案RandyWhite说:“封装方法保持不变。如果你把芯片的大小和面积缩小四分之一，速度就会加快。这可能会导致一些信号完整性差异。由于外部封装的键合线将进入芯片，线路越长，电感越大，因此存在电气性能部分。那么，如何在足够小的空间里消耗这么多能量呢？这是需要研究的另一个关键参数。”

这导致了大量投资于前沿键合研究，这似乎集中在混合键合上。然而，混合键的成本非常高。它仍然局限于高性能处理器的应用。台积电是唯一提供此类技术的公司之一。然而，在CMOS在芯片或硅基氮化镓上结合光子的前景十分广阔。

6.结论

先进封装的初步概念是，它将像乐高积木一样工作——在不同的工艺节点上开发的芯片可以组装在一起，热问题将得到缓解。但这是有代价的。从性能和功率的角度来看，信号需要传输的距离非常重要，如果电路总是打开或需要保持部分打开，则会影响热性能。将芯片分成多个部分以提高输出和灵活性，并不像看上去那么简单。封装中的每个互连都必须优化，热点不再局限于单个芯片。

早期的建模工具可以用来消除芯片的不同组合，这为复杂模块的设计者提供了巨大的动力。在这个动力密度不断提高的时代，热模拟和新的TIM引入仍然是必要的。

封装芯片选择性能热阻模块

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。