几种使用DMA的可行设计探讨

使用独立于内核的外设（CIP）构建硬件状态机

简介

状态机是逻辑单元、存储器单元和反馈的组合。状态机的输入与状态机的当前状态组合在一起，确定下一个状态。当出现状态时钟时，下一个状态成为当前状态，状态机的输出由当前状态决定。

输入 Q 与锁存器 X 的当前输出组合。其结果 g（X，Q）为下一个状态，并锁存在系统时钟的有效边沿。锁存器X 的输出也可以经过其他逻辑（变换 f）来生成输出。这种配置通常称为 Moore 型状态机。

各单元与 Moore 型设计相同，只是增加了从输入到输出的前馈路径。这种配置通常称为 Mealy 型状态机。

通常，因为单个状态可以通过前馈路径提供多个不同的输出，所以 Mealy 型状态机的状态少于 Moore 型设计。通常认为 Moore 型设计更安全，因为其输出与状态时钟同步，从而减少了状态机输出上出现逻辑条件竞争的可能。但是，Mealy 型状态机对输入变化的响应比 Moore 型状态机更快。

今天推荐的应用笔记将探讨几种使用 DMA 的可行设计，这些设计将采用上述任一配置来实现。

主要内容

Moore 型状态机（无输入变换 G）

Moore 型状态机（带输入变换 G）

使用 CLC 和端口的 Moore 型状态机设计

使用定时器外设作为状态机

使用 TMR2 和 CCP 的状态机

使用 TMR1、CCP 和 CLC 的状态机

使用水平同步时序的状态机

存储器单元硬件内核

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。