希捷公布基于RISC-V架构设计的两款全新处理器

近两年，开源开放的RISC-V指令集架构成为行业新宠，诸多科技巨头纷纷研发自己的RISC-V架构处理器。现在，硬盘巨头希捷公布了基于RISC-V架构设计的两款全新处理器，可加快数据中心和边缘的实时分析。

事实上，虽然希捷的核心产品是硬盘，但是对于芯片设计经验丰富，硬盘中的很多控制芯片都是希捷自己的，仅仅在过去一年，希捷就交付了近10亿颗集成了RISC-V内核的芯片。

希捷新设计的两款RISC-V处理器，其一支持开放标准的内核，旨在实现高性能，已在机械硬盘中完成了功能验证，另一款则用于面积优化，已完成设计，正在构建。

与当前解决方案相比，新的高性能内核可将实时的、关键的硬盘工作负载性能提升高达3倍，另外还支持高级伺服（移动控制）算法，用于控制磁头在邻近磁道之间的移动，可实现更精细的定位。

面积优化型内核具备可灵活配置的微架构、功能集。经过优化的内核既优化了封装面积，也降低了功耗，从而辅助或支持后台工作负载。

它还可以执行安全敏感型边缘计算操作，包括新一代后量子加密。

两款处理器都集成了RISC-V的安全特性，在边缘端、云端都可以带来更强大的数据可靠性、安全性、移动性，而希捷本身也是OpenTitan（安全芯片设计开源项目）的成员之一。

值得一提的是，另一大硬盘巨头西数也在2018年底就发布了基于RISC-V指令集的自主通用架构SweRV、开源的SweRV指令集模拟器（ISS），并向第三方芯片厂商开放，2019年底又发布了两款微控制器专用CPU SweRV Core EH2、SweRV Core EL2。

责任编辑：PSY

处理器芯片架构设计内核产品

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。