Arasan推出NAND闪存全IP解决方案

　　加利福尼亚州圣何塞2021年8月5日 /美通社/ -- 面向物联网（IoT）、移动和汽车SoC的半导体IP领先提供商Arasan Chip Systems宣布立即提供符合开放Nand闪存接口（ONFI）5.0规范的Nand闪存全IP解决方案。Arasan面向ONFI v5.0 NAND闪存的全IP解决方案包括主机控制器IP、PHY IP和软件堆栈。ONFI 5.0标准比之前的ONFI 4.2标准快50%。ONFI测试芯片可在12nm晶圆上使用。

　　该NAND闪存控制器IP支持以前所未有的速度轻松可靠地访问片外NAND闪存器件。更新后的控制器能以各种速度支持所有ONFI规范模式。这包括最新的NV-LPDDR4模式，以及传统的单数据速率（异步）、NV-DDR（同步）、NV-DDR2和NV-DDR3双数据速率模式。 它支持这些接口模式的所有计时模式，从10MHz的低速模式到全新的1200MHz （2.4GT/S） 输入输出速度。在Arasan的ONFI主机控制器系列中，其ONFI 5.0主机控制器IP是第一个带有经过全面验证的AXI接口的主机控制器。它包含独特的微控制器架构，可确保每条ONFI数据路径都能以多线程方式得到充分利用。Arasan的ONFI 5.0主机控制器IP还具有完整的分散聚合直接内存访问 （DMA） 算法，能够以与闪存接口速度匹配的速度从闪存转向系统存储器。

　　Arasan的ONFI 5.0 PHY IP设计用于与他们的ONFI 5.0主机控制器IP无缝连接。Arasan的ONFI 5.0 PHY具有完整的SDR、NV-DDR、NV-DDR2、NV-DDR3和NV-LPDDR4发送接收功能，支持ONFI规范中定义的所有速度，同时仍然向后兼容ONFI规范的较早版本。 Arasan ONFI 5.0 PHY支持数据培训、各种功率驱动和ZQ校准，可确保最大工作速度和最佳信号完整性。PHY采用锁相环（PLL）/数字锁相环（DLL）组合，可提供非常灵活的频率访问。 PHY还在所有ONFI接口引脚上提供静电放电（ESD）保护。

　　ONFI 5.0 NAND闪存控制器IP和PHY可立即获得许可。PHY可在12nm以及以下节点中使用。

闪存控制器解决方案推出规范

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。