ArterisIP宣布推出第三代Ncore缓存一致性（Ncore 3 Cache Coherent Interconnect IP）互连 IP

造就下一代机器学习和自主驾驶系统芯片（SoC），支持Arm AMBA CHI协议、CCIX和ISO 26262功能安全标准

从事商用系统芯片（SoC）互连IP的创新供应商ArterisIP今天宣布推出第三代Ncore缓存一致性（Ncore 3 Cache Coherent Interconnect IP）互连 IP，以及用于保障功能安全（Functional Safety）的可选用Ncore Resilience 套件。

Ncore 3是分散式异构（distributed heterogeneous）缓存一致性芯片互连（cache coherent on-chip interconnect） IP。透过Ncore 3，SoC设计团队可以将采用最新的Arm® AMBA® CHI protocol （CHI Issue B）的处理器群组整合起来。它的主要优点包括：

1. Ncore 3的独特之处是它可以让同一块芯片上采用AMBA CHI以及ACE等不同一致性协议的处理器群组和加速器作为完全一致性（Fully Coherent）的对等节点运行，因而设计团队可以灵活选择CPU和硬件加速器IP。 ArterisIP CHI接口包括支持高阶的一致性协议，例如高性能SoC使用的Atomic和Cache Stashing。

2. Ncore Cache Coherent Interconnect for Accelerators （CCIX） controller 能透过Synopsys® DesignWare® 上PCI Express和CCIX的控制器和PHY IP，在多个芯片间轻易扩展一致性系统。

3. 为了实现针对汽车市场的高级系统，Ncore 3产品线还包括可选配的Ncore Resilience Package。由于它是在硬件中提供（1）符合ISO 26262标准的功能安全机制，以及（2）一套完整的功能安全分析和文档，能加速客户通过ISO 26262认证。

Sanechips科技有限公司李副总裁指出“作为Ncore缓存一致性的用户，对于ArterisIP的新产品Ncore 3 IP中的技术创新，我们感到兴奋。”他表示，“能在同一个SoC中可以同时实现AMBA CHI和ACE协议，这在高性能系统中将可以更广泛地使用现有的IP。Sanechips科技有限公司是中兴通讯（ZTE）所属的半导体公司。

Ncore 3缓存一致性互连IP非常适合“超级计算机芯片”使用，例如自主驾驶控制器和高级驾驶辅助系统（ADAS），机器学习应用系统，服务器/数据中心处理和联网等方面所需要的超级计算机芯片。 由于Ncore是高度可配置的分散式架构，设计团队能够更轻而易举地设计复杂的系统，针对功耗、性能和面积方面的更严格要求，更好地进行优化。

Arteris总裁兼行政总监K. Charles Janac说：“客户希望设计出大型高性能计算机系统和机器学习系统，它们又必须符合嵌入式系统在功耗和面积方面的要求，这是推动我们研制Ncore 3的动力。”

“Ncore 3.0互连IP是建立在我们经过验证的Ncore缓存一致性技术之上的，通过Arm AMBA CHI协议处理器来实现功能安全，因而整个SoC能够更加容易达到ISO 26262 ASIL D标准的要求，用于自主驾驶系统。

支持该产品的谈话节录：

Arm

Arm的Development Solutions Group总经理Javier Orensanz说：“ArterisIP支持Arm的AMBA CHI缓存一致性协议，说明Arm的生态系统是丰富的，有很多选择。”他表示， “符合AMBA要求的技术的开发，例如Ncore 3互连，以及Arm和ArterisIP签署的长期性协议，因而ArterisIP可以使用Arm的CPU和系统IP的周期模型（Cycle model），表明双方继续支持对高性能缓存一致性子系统的设计、验证和性能的优化，从而为我们的生态系统合作伙伴带来益处。”

Synopsys

Synopsys的 IP市场营销副总裁John Koeter说：“在7nm FinFET工艺流片的Synopsys 的DesignWare CCIX IP为设计人员提供了一个低风险的解决办法，它能与ArterisIP Ncore互连严丝合缝地结合操作。”他表示， “我们的CCIX控制器和PHY IP是基于Synopsys的PCI Express架构。Synopsys PCI Express架构做成的芯片已经过实际使用验证，已经用于超过1500种设计，已有数十亿件产品交付用户，因而我们的共同客户可以信心十足地将IP整合到他们的SoC中。

CCIX联盟

CCIX联盟主席Gaurav Singh说：“在数据中心新出现的加速应用方面，CCIX带来了一种新的互联。”他表示， “我们很高兴看到，对于我们的会员公司加速采用CCIX，ArterisIP起了主导作用。”

ResilTech

Andrea Bondavalli是佛罗伦萨大学计算机科学教授兼弹性计算实验室主任，以及领先的功能安全谘询公司ResilTech的科学顾问，他说：“用于自主驾驶的系统芯片（SoC）正变得越来越复杂，通常需要支持缓存一致性，需要整合多种类型的处理器群组和硬件加速器。 ”。他表示， “ArterisIP Ncore缓存一致性互连不仅可以用于设计这些新的汽车系统芯片，并且在硬件上实现安全机制，增大整个系统芯片功能安全诊断的覆盖范围。因此，设计团队使用ArterisIP技术，将能够设计出达到ISO 26262 ASIL D标准要求的复杂系统芯片。

推出缓存一致性用于系统

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。