力科推出仿真设计验证工具

力科推出仿真设计验证工具

力科今天宣布推出新的分析工具显著扩展PCI-Express 3.0协议测试。新的软件工具叫SimPASS，针对硅前期的仿真和设计验证开发阶段。SimPASS基于力科现有的用以显示和分析通信数据的用户界面，扩展了通常用在硅后期测试的仿真环境的强大通信数据分析能力。Synopsys，世界上主要的半导体设计和制造软件与IP的领导者之一，将是第一个在其PCI-Express DesignWare 验证IP软件中支持SimPASS的厂商。DesignWare用户通过使用诸如新思VCS这样的仿真器，可以导出仿真矢量文件和使用SiMPASS PE的分析能力。

用于PCI-Express的SimPASS PE是SiMPASS系列产品中的第一个工具。SimPASS允许RTL仿真矢量文件（在硅前期阶段的PCIe 3.0 I/O通讯中加以描述）像硅后期阶段硬件分离追踪文件同样的方式显示和分析。通过提取I/O流中数据和交换包中显示的潜在缺陷特征，SimPASS支持开发者在提交到硅设计之前更完整得测试和调试逻辑设计，消除可能导致昂贵和时间浪费的二次设计的设计缺陷方面的重大进展。PCIe 3.0开发者面临的主要问题是，需要快速发现在LTSSM和不正确的信用流交换中的电源转换状态缺陷，并追踪到来源，这样可以显著降低新产品面向市场的开发时间和费用。

“力科SimPASS PE为设计者提供了一个新的观察和分析PCIe I/O通讯的途径，”新思产品市场经理Scott Knowlton说。“DesignWare PCIe 验证IP，和SimPASS协议分析一起使用提升了设计生产力并有助于保证协议错误和性能问题在进入硅生产之前的仿真中就能被发现。”

SimPASS通过导入RTL仿真中的原始PCIe通讯符号工作。开发者可以从领先的EDA PCIe一致性工具或者从内部开发的RTL测试平台导出RTL仿真矢量文件。通讯符号文件类似于从硬件捕获的追踪文件，可用SimPASS分析，以便发现潜在的协议错误。这在识别和排除仿真和功能验证流程中逻辑设计缺陷是非常先进的，通过使用CATC追踪显示的强大数据显示和“drill down”能力快速定位每个错误的来源。使用类似的数据显示和错误识别工具追踪错误的能力使得错误识别过程对于相关工程师而言更加的简易。在任何二次设计中，bug（在之前使用力科PETracer 追踪分析软件识别的）的修正可以在仿真期间使用SimPASS软件测试修正而加以验证

“我们在为芯片开发者提供综合的分析解决方案采取得了重要的一步，”力科互联通讯部门的产品市场经理John Wiedemeier说。“SimPASS将使仿真环境的协议认知能力达到一个新的水平，并且使得工程师捕获和解决在使用目前的仿真工具中错过的众多错误”

力科PCIe协议测试家族包括最新发布的支持多达x16通道PCIe 3.0 Summit T3-16协议分析仪，支持多达x4通道的PCIe 1.0 Edge T1-4，支持x8通道的PCIe 1.0 PETracer ML分析仪和练习器，支持x16通道的PCIe 2.0 Summit T2-16分析仪和Summit Z2-16练习器。

力科将于2月2-3日DesignCon举办期间，在Santa Clara会议中心109展位上展示SimPASS。

设计验证仿真工具推出扩展

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。