RISC-V与x86、Arm争端再起

在高性能计算（HPC）领域，RISC-V正在积蓄力量。

本周，在超级计算 2022 大会上，一位资深RISC-V 设计师——加州大学伯克利分校计算机科学教授 Krste Asanovi——大胆预测，开放架构将在性能上超越竞争对手的芯片架构。

但超级计算展厅的参与者对 RISC-V 是否为高性能计算做好了准备持怀疑态度，称它远未准备好成为 x86 或 Arm 的主流替代品。

商业芯片公司估计，在 RISC-V 对市场产生重大影响之前，现实的时间表需要将近5年甚至更长。

尽管如此，RISC-V 在展会现场的发展势头强劲，与会者一致认为该架构不容忽视，最终将成为主流 HPC的处理器架构。

RISC-V是一种开放的芯片架构，可以免费授权。客户可以添加自己的扩展并为包括人工智能、移动和工业应用在内的多种应用定制芯片。

SiPearl 首席执行官 Philippe Notton 告诉HPCwire，RISC-V 还不是高性能计算市场的可行选择。

这家芯片制造商开发了一种基于 Arm 的、名为 Rhea 的CPU，它将用于欧洲未来的 exascale 系统。该芯片有 29 个 RISC-V 微控制器来支持 Arm CPU。

SiPearl 的诞生源于欧盟的资助，其长期目标是开发本土处理器。同样由欧盟资助的欧洲处理器计划正专注于使用 RISC-V 开发芯片，以摆脱x86 和 Arm 的束缚。

成立于 2019 年的 SiPearl 必须为参与创建百亿亿级超级计算机的欧洲财团快速提供高性能 CPU，而 Arm 是开发定制芯片的唯一选择。

Notton 说，RISC-V 距离商业化还有很长的路要走，并补充说他对基于该架构设计芯片持开放态度。在那之前，Arm 拥有更可靠的硬件和软件生态系统，以及可以提供给客户的工具集。

Notton 说，如果RISC-V市场地位进一步提升，Arm 会做出反应并采取一些措施。

“英特尔正与巴塞罗那超级计算中心密切合作，打造用于超级计算的 RISC-V 芯片。但是，用于 HPC 的 RISC-V“还需要很多年”，英特尔超级计算集团副总裁兼总经理 Jeff McVeigh 说。

BSC 希望在欧洲的路线图上增加一个高性能RISC-V 处理器，并且在试验新芯片方面有着丰富的积累。超级计算中心与英特尔的合作更多是围绕将 RISC-V 核心整合到小芯片中，这是一种新型芯片设计，可以将多个处理器模块塞入单个封装中。

未来，英特尔的芯片制造将围绕小芯片展开，这样可以增加设计灵活性，能够将 CPU、GPU、I/O、内存类型、电源管理和其它电路放入芯片封装中。英特尔正在开发一款名为 Falcon Shores的服务器芯片，计划2025年推出，它将以小芯片形式集成英特尔的 GPU 和 x86 CPU 设计。

McVeigh 说，BSC 合作伙伴正在研究 Falcon Shores 以外的未来变体，这些变体允许将 RISC-V 集成为 x86 的主要 CPU 替代品。

McVeigh 说，除了设计芯片之外，要将 RISC-V 引入 HPC 还有很多工作要做。

“编写代码移植、性能以及所有这些东西需要一个漫长的过程，但我们认为它的发展前景广阔，”McVeigh 说。

最热情的 RISC-V 支持者是为欧洲设计本土芯片的学术研究人员。

德国 Jülich 超级计算中心拥有一些世界上最快的超级计算机，它对包括 RISC-V 在内的许多架构都很感兴趣，Forschungszentrum Jülich 的 RG 下一代架构和原型负责人 Estela Suarez 说

“我们处于软件开发的更高层次。我们确保支持硬件堆栈，”Suarez 说。

RISC-V 被设计为模块化指令集，其基数非常小，不到 50 条指令。可以像乐高积木一样附加到基础 ISA 上的自定义内核。与依赖集成的竞争对手相比，RISC-V 的可扩展性被视为一种优势。

各国和地区芯片的本地化，加大了欧洲和中国基于RISC-V打造本土芯片的力度。美国已禁止向中国出口先进的 CPU 和 GPU。美国还禁止向俄罗斯出口所有半导体产品。 

欧洲处理器计划预计用于 AI 等应用程序的原生 RISC-V 加速器将比通用 CPU 快得多。

EPI的高性能加速器EPAC基于RISC-V架构，拥有Semidynamics开发的Avispado向量处理单元，以及法国Kalray开发的RISC-V CPU。它还具有张量加速器和用于可重构逻辑的板载 FPGA。

第一个 EPAC 版本于上个月流出，后续版本 EPAC-2 已在 2024 年的路线图上。EPAC-2 与 Rhea 2 芯片的目标是从 2024 年开始在欧洲百亿亿级超级计算机中部署。

“真正重要的是，欧洲支持我们构建制造优质芯片所需的整个知识链。仅仅有好的架构想法的人是不够的，”巴塞罗那超级计算中心的高级研究员菲利波·曼托瓦尼 (Filippo Mantovani) 说。

同时领导 EPI 加速器开发的 Mantovani 说，更重要的是在该地区发展欧洲的专业知识和繁荣的半导体生态系统，这将有利于该地区的芯片公司。

BSC 和其它大学还参与了基于 RISC-V 架构的高性能计算机 Monte Cimone 的开发。

Monte Cimone 集群包括四个刀片中的八个计算节点。每个节点都有 SiFive 的 U740 芯片，它有四个 64 位 U74 内核，频率高达 1.2 GHz。根据一篇关于该系统的研究论文，这些系统是 SiFive HiFive Unmatched 主板，具有 16GB DDR4 内存、1TB NVMe 存储和 PCIe 扩展卡。

该系统的创建是为了测试应用程序及其性能，很像十多年前用于在 HPC 环境中测试 Arm 处理器的 Mont Blanc 系统。Arm 处理器现在用于世界上第二快的超级计算机 Fugaku，该计算机部署在日本 Riken 计算科学中心。

Monte Cimone 的研究指出，虽然 RISC-V 的部署正在增长并且软件堆栈正在迅速成熟，但“很明显，SoC 的性能和内核数量不足以达到与成熟的 Arm 和 x86 内核相媲美的性能。”

管理 ISA 开发的 RISC-V International 得到了一些最大的芯片制造商的支持。ISA也被用在谷歌正在开发的一款TPU芯片上，英特尔和SiFive展示了一款名为Horse Creek的计算板，采用英特尔4代工艺制造，支持最新的DDR5内存和PCIe 5.0接口。

Asanović 举例说明历史计算趋势有利于 RISC-V。曾经广泛用于高性能计算的指令集，包括 DEC 的 Alpha、Intel 的 Itanium 和 Oracle 的 SPARC。

随着更多芯片的定制化，x86 和 Arm 等专有芯片设计可能面临挑战。x86 架构主导了注重集成的“板”时代，而 Arm 则主导了集成调制解调器和 GPU 的移动时代。但随着芯片定制化的发展，公司反对将自己的未来押在专有设计上，而 RISC-V 更具经济意义，可以扩展到更多的计算能力。

RISC-V International 有一个特别兴趣小组推动 HPC，并且正在进行将 HPC 功能添加到 RISC-V 的项目。也有许多来自学术界和工业界的人为 ISA 做出贡献，使其成为一项社区工作。

“我们甚至有一个 128 位地址基版本的草案，因为我们将在本世纪末需要它，”Asanović 说。

目前，HPC 的市场规模还不足以证明定制芯片的合理性，因此小芯片模型将有助于以合理的成本设计带有加速器的芯片。

“RISC-V 发展前景广阔，”Asanović 说：“想想以太网。想想Linux，RISC-V正在沿着类似的路线前进。”

指令集成内核附加

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。