Xilinx发布Vivado 2015.1版加速系统验证

　　2015年5月5日，中国北京 - All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布推出可加速系统验证的Vivado®设计套件2015.1版。该版本具备多项可加速全可编程FPGA和SoC开发及部署的主要先进功能。全新版本包含Vivado实验室版本 （ Vivado Lab Edition）、加速的Vivado仿真器与第三方仿真流程、交互式跨时钟域（CDC）分析以及赛灵思软件开发套件（SDK）提供的系统性能分析。

　　全新的Vivado实验室版本

　　Vivado实验室版本是一款免费的轻量级Vivado设计套件的编程与调试版本。该实验室版本包含Vivado器件编程器、Vivado逻辑与串行I/O分析器以及内存调试工具，专门针对无需全功能Vivado设计套件的实验室环境。Vivado实验室版本是比全功能Vivado设计套件小75%的简易版，大幅缩短了实验室的设置时间，并减少了系统内存需求。对需要通过以太网进行远程调试或编程的设计团队来说，Vivado 设计套件2015.1版还提供了独立的硬件服务器，其大小还不到完整版Vivado设计版本的1%。

　　Vivado仿真器及第三方仿真流程

　　Vivado设计套件2015.1版还提升了仿真流程，可将LogiCORE™IP编译时间缩短2倍以上，让整体仿真性能比此前版本快20%。新版本还全面集成了赛灵思联盟计划成员Aldec、Cadence Design Systems、Mentor Graphics和Synopsys所提供的仿真流程。

　　Aldec公司的CEO Stanley Hyduke博士表示：“利用赛灵思Vivado 工具指令语言（Tcl）存储基础架构，Aldec现在能在Vivado设计套件中全面集成Riviera-PRO和Active-HDL。这种独特的集成功能将给客户带来极为简便的易用性优势。”

　　交互式跨时钟域分析

　　赛灵思还提供交互式CDC分析功能，进一步扩展了其先进的验证功能组合。该功能支持设计人员在设计早期阶段调试CDC问题，从而减少了昂贵的系统内调试周期，提升了生产力。结合Vivado设计套件的交互式时序分析和交叉探测特性，CDC分析功能可提供强大的时序分析和调试功能，并加速产品上市进程。

　　赛灵思SDK加入先进的系统内性能分析与验证功能

　　为加速开发Zynq®-7000全可编程SoC，赛灵思针对裸机和Linux应用扩展了其系统性能分析工具套件。赛灵思SDK现使嵌入式软件开发人员能够分析其SoC设计的性能和带宽，包括处理器子系统（PS）的关键性能参数，以及PS、可编程逻辑（PL）和外部存储器之间的带宽分析。采用AXI流量生成器的系统建模设计则可用于Zynq-7000全可编程SoC ZC702和ZC706评估板。

　　供货情况

　　Vivado设计套件2015.1版可为赛灵思7系列FPGA与SoC以及UltraScale™器件提供支持，现已开始供货。欢迎在以下网址下载Vivado 设计套件2015.1版：china.xilinx.com/download。如需了解更多信息，欢迎观看Vivado 2015.1最新消息的快速入门视频，报名参加培训，并充分利用UltraFast设计方法以及基于Vivado设计套件的目标参考设计，从而快速提高生产力。

系统验证套件推出器件企业

免责声明：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。